博客作者:Dario Fresu
歡迎來到 “掌握 PCB 設計中的 EMI 控制” 系列的第六篇文章。本文將探討串擾如何影響信號完整性和 EMI,并討論在設計中解決這一問題的具體措施。

圖 1:Altium Designer 中的 PCB 設計示例
串擾是現(xiàn)代印刷電路板(PCB)設計中最常見的問題之一。隨著 PCB 密度不斷增加,這一現(xiàn)象愈發(fā)普遍。在越來越小的板載區(qū)域集成更多高速接口的趨勢加劇了這一挑戰(zhàn) —— 緊湊的布局導致走線間距縮小,顯著增加串擾風險。
本質上,信號串擾是指電信號從一個網絡(或走線)無意耦合到另一個網絡的現(xiàn)象。當一條走線上傳輸?shù)男盘柈a生的電磁場與相鄰走線相互作用時,串擾即會發(fā)生。其中,攜帶原始信號的走線稱為 “干擾線”,接收干擾信號的走線稱為 “受害線”。

圖 2:電路中串擾的表現(xiàn)示例
在電磁干擾(EMI)領域,串擾的影響尤為關鍵 —— 它不僅可能成為系統(tǒng)內部干擾的源頭,還可能成為干擾其他設備的電磁輻射源。需要注意的是,串擾不僅發(fā)生在傳輸信號電流的信號走線之間,也會出現(xiàn)在返回參考導體(返回電流流回源端的路徑)中,例如 “地彈” 現(xiàn)象,即是返回參考導體中發(fā)生的串擾。
理解串擾及其影響
串擾現(xiàn)象主要由導體間的容性耦合和感性耦合引起。當兩條或多條走線排布過近,且信號電壓和電流隨時間變化時,干擾線邊緣的邊緣場(電場和磁場)會耦合到附近的受害線,導致受害線上產生不必要的噪聲。
PCB 設計師在減少串擾和有效抑制 EMI 方面的核心任務,是最小化這些邊緣場對其他導體的影響,避免噪聲從一條走線傳播到另一條走線。

圖3:信號走線間的感性耦合與容性耦合示例
從 EMI 角度看,當噪聲通過 PCB 走線、連接走線的導線或導體產生輻射時,串擾就會成為問題。
串擾的類型
處理串擾問題時,區(qū)分兩種類型尤為重要:近端串擾(NEXT)和遠端串擾(FEXT)。
近端串擾(NEXT):發(fā)生在信號傳輸端同一側的串擾,即干擾信號在電路的發(fā)送端耦合到相鄰導體。
遠端串擾(FEXT):發(fā)生在信號傳輸端對側的串擾,即干擾信號在電路的接收端耦合到相鄰導體。兩者的核心區(qū)別在于:NEXT 出現(xiàn)在源端附近,沿信號傳播反方向(反向)耦合;FEXT 出現(xiàn)在目的端附近,沿信號傳播方向(正向)耦合。
Altium Designer 中的實用布局策略
盡管信號串擾的復雜性足以獨立成篇,但仍有多種方法可降低其影響,且大部分技術依賴 PCB 布局設計 —— 幾何結構設計至關重要。以下是減少串擾最有效的布局策略:
增大導體間距:增加走線間距離,使電場和磁場無法相互耦合。

圖 4:信號走線間距優(yōu)化前后示例
我們可以采用的另一種技術是縮小信號走線與返回參考平面之間的間距。這將使信號場與其返回參考平面緊密耦合,減少這些場向其他導體的擴散。
此外,縮短信號導體和返回參考導體這兩者的長度,將減少不同網絡之間的耦合量。這也很直觀,因為導體暴露得越少,噪聲耦合到其他導體的可能性就越小。

圖 5:Altium Designer 中信號與返回參考平面緊密耦合的 3D 視圖
另一種減少串擾的常用方法是為不同信號的返回路徑提供多個導體,這一方法可有效應用于 IC、連接器和 PCB 走線。
例如,這意味著在使用帶狀電纜或其他連接器時,為不同信號網絡設置獨立的返回路徑,而非多個信號網絡共用單一返回導體。
Altium Designer 中的仿真策略
相較于憑經驗猜測電路布局中的串擾情況,使用先進工具進行精確計算更為重要。
Altium Designer 內置的信號完整性(Signal Integrity)工具是實現(xiàn)這一目標的強大功能,可對 PCB 走線上的串擾進行仿真和分析,精確預測串擾水平并深入理解其影響。通過該工具,可更精準地優(yōu)化設計。

圖 6:使用 Altium Designer 進行串擾仿真的示例
信號完整性工具提供詳細仿真結果,幫助評估各種設計權衡 —— 理解這些權衡是最小化干擾并實現(xiàn)高性能的關鍵。該工具提供的洞見遠比單純猜測可靠。

圖 7:Altium Designer 中使用信號完整性工具進行串擾評估的示例
借助這一先進工具,可在性能需求與布局約束之間做出明智決策,提升電路可靠性和功能性,改善信號完整性和 EMI 性能,同時提高整體設計效率。
總結
綜上所述,若要有效減少信號串擾并提升 PCB 的 EMI 性能,可采用多種策略。Altium Designer 內置的信號完整性工具對于精確預測和抑制 PCB 布局中的串擾不可或缺 —— 它使我們能夠基于數(shù)據(jù)做出決策,確保設計滿足規(guī)格要求并在各種條件下可靠運行。
如果您希望提升 PCB 設計項目水平,并充分利用可顯著簡化和優(yōu)化設計流程的先進工具,我們強烈建議您開啟Altium Designer 和 Altium 365 的免費試用。
這些前沿工具提供一系列強大功能,旨在提升設計工作流程的效率和效能,助您更輕松地在 PCB 項目中實現(xiàn)高質量成果。
關于Altium
Altium有限公司隸屬于瑞薩集團,總部位于美國加利福尼亞州圣迭戈,是一家致力于加速電子創(chuàng)新的全球軟件公司。Altium提供數(shù)字解決方案,以最大限度提高電子設計的生產力,連接整個設計過程中的所有利益相關者,提供對元器件資源和信息的無縫訪問,并管理整個電子產品生命周期。Altium生態(tài)系統(tǒng)加速了各行業(yè)及各規(guī)模企業(yè)的電子產品實現(xiàn)進程。
-
emi
+關注
關注
53文章
3851瀏覽量
133706 -
altium
+關注
關注
48文章
993瀏覽量
121630 -
PCB設計
+關注
關注
396文章
4882瀏覽量
93671 -
串擾
+關注
關注
4文章
191瀏覽量
27731
原文標題:【技術博客】掌握 PCB 設計中的 EMI 控制之抑制串擾以優(yōu)化 EMI
文章出處:【微信號:AltiumChina,微信公眾號:Altium】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
常見信號完整性的問題之PCB設計串擾的原因與Altium Designer中的串擾消除技術
高頻晶振的信號完整性挑戰(zhàn):如何抑制EMI與串擾

串擾如何影響信號完整性和EMI
評論