AMD 自適應(yīng)計(jì)算文檔按一組標(biāo)準(zhǔn)設(shè)計(jì)進(jìn)程進(jìn)行組織,以便幫助您查找當(dāng)前開發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計(jì)中心頁面上訪問 AMD Versal 自適應(yīng) SoC 設(shè)計(jì)進(jìn)程。您還可以使用設(shè)計(jì)流程助手來更深入了解設(shè)計(jì)流程,并找到特定于預(yù)期設(shè)計(jì)需求的內(nèi)容。本文檔涵蓋了以下設(shè)計(jì)進(jìn)程:
硬件、IP 和平臺(tái)開發(fā):為硬件平臺(tái)創(chuàng)建 PL IP 塊、創(chuàng)建 PL 內(nèi)核、功能仿真以及評(píng)估 AMD Vivado 時(shí)序收斂、資源使用情況和功耗收斂。還涉及為系統(tǒng)集成開發(fā)硬件平臺(tái)。本文檔中適用于此設(shè)計(jì)進(jìn)程的主題包括:
端口描述
寄存器空間
時(shí)鐘設(shè)置
復(fù)位
該AMD Adaptive SoC 600G Channelized Multirate Ethernet Subsystem( DCMAC Subsystem )屬于高性能、自適應(yīng)、以太網(wǎng)集成硬核 IP,適用于多種客戶聯(lián)網(wǎng)應(yīng)用。此塊可配置為最多 6 個(gè)端口,這些端口含獨(dú)立 MAC 和 PHY 功能,符合 IEEE 標(biāo)準(zhǔn) MAC 速率(從 100GE 到 400GE ),并且總體最大帶寬達(dá) 600 Gb/s。此 IP 支持各種 FEC 和《 IEEE 1588 網(wǎng)絡(luò)測(cè)量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)》( IEEE 1588 )硬件時(shí)間戳。此外,此 IP 還可配置為提供 600 Gb/s 的 MAC 處理能力,適用于最多 40 條用戶定義帶寬的通道。
功能特性
支持 1 x 400GE、3 x 200GE、6 x 100GE 或者 100 Gb/s、200 Gb/s 與 400 Gb/s 組合(總計(jì)最高 600 Gb/s )
用戶側(cè)分段式 AXI4-Stream 接口,AXI4-Stream 時(shí)鐘頻率為 390.625 MHz
40 通道 Time-Sliced MAC,支持 600 Gb/s 運(yùn)行
適用于時(shí)間分片式( time?sliced )應(yīng)用的通道化選項(xiàng)
支持最多 40 條通道
用戶定義的帶寬分配粒度
80 位、160 位或 320 位接口,連接至串行收發(fā)器
《 IEEE 1588 網(wǎng)絡(luò)測(cè)量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)》( IEEE 1588 ):在入口和出口處添加完整位寬的單步和雙步硬件時(shí)間戳
暫停幀處理,包括基于優(yōu)先級(jí)的流量控制
可選內(nèi)置 RS?FEC 功能
子系統(tǒng)概述
本文檔描述了 AMD Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem( DCMAC Subsystem )的功能和操作,包括如何設(shè)計(jì)、定制和實(shí)現(xiàn) DCMAC Subsystem。
DCMAC Subsystem 能處理 Ethernet MAC、PCS 和 FEC 的所有協(xié)議相關(guān)功能,包括握手、同步和檢錯(cuò)。它還提供分段式 AXI4-Stream 接口用于處理包數(shù)據(jù),并提供 AXI4-Lite 接口用于統(tǒng)計(jì)數(shù)據(jù)和管理。
該子系統(tǒng)可以提供最多 6 個(gè)獨(dú)立以太網(wǎng)端口,專為在多種不同應(yīng)用內(nèi)靈活使用而設(shè)計(jì)。為降低時(shí)延,數(shù)據(jù)路徑僅執(zhí)行必要操作所需的流水打拍,不執(zhí)行任何其他緩沖操作。接收數(shù)據(jù)以直通方式直接傳遞到用戶接口,以便靈活實(shí)現(xiàn)任何所需的緩沖方案。同樣,發(fā)射路徑包含提供可靠的直通傳遞操作所需的最低限度流水打拍和緩沖功能。
DCMAC Subsystem 可配置為包含前向糾錯(cuò)( FEC )。該子系統(tǒng)還提供一個(gè) 40 通道 600 Gb/s Time?Sliced MAC,它具有靈活的、用戶定義的帶寬分配粒度。
該子系統(tǒng)可配置為按如下模式來訪問 40 通道 MAC,即,支持用戶邏輯在一側(cè)使用通道化分段式 AXI4-Stream 接口,并在另一側(cè)使用通道化 MAC 接口( MAC I/F )。在此工作模式下,該子系統(tǒng)還可通過在一側(cè)使用靈活接口( FLEX I/F ),在另一側(cè)使用 SerDes 接口,提供用于訪問 PCS 和/或 FEC 的用戶邏輯。

下表列出了硬核 IP 數(shù)據(jù)速率、FEC 類型和配置。如需了解有關(guān) AMD Vivado 相關(guān) AMD LogiCORE 所啟用的配置的信息,請(qǐng)參閱表 69:Vivado IDE 中 DCMAC IP 支持的配置。

1. 寬 AXI?S 表示分段式 AXI4-Stream 接口寬度翻倍,它對(duì)所有器件速度等級(jí)(包括 -1LP,僅在 100GE 工作模式下支持)都使用時(shí)鐘降頻。
2. 寬 FLEX I/F 將靈活接口寬度增大 25%,并且對(duì)于所有器件速度等級(jí)(包括 -1LP )都使用時(shí)鐘降頻。
3. 較快的器件支持超頻速率,較慢的器件支持標(biāo)準(zhǔn)速率(僅在 100GE 和 128GFC 工作模式下支持)。
4. 僅在較快的器件中受支持。
-
amd
+關(guān)注
關(guān)注
25文章
5629瀏覽量
138703 -
內(nèi)核
+關(guān)注
關(guān)注
4文章
1432瀏覽量
42346 -
soc
+關(guān)注
關(guān)注
38文章
4484瀏覽量
226880 -
IP
+關(guān)注
關(guān)注
5文章
1840瀏覽量
154585 -
Versal
+關(guān)注
關(guān)注
1文章
172瀏覽量
8315
原文標(biāo)題:Versal 600G DCMAC Subsystem LogiCORE IP 產(chǎn)品指南
文章出處:【微信號(hào):賽靈思,微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
華為600G高速傳輸光網(wǎng)走向商用
Logicore IP CAN過濾問題
UG157 LogiCORE IP Initiator/Ta
UG157 - LogiCORE IP Initiator,Target v3.1 for PCI 入門指南
全新小米凈水器600G高清圖賞
中興通訊專為DCI研發(fā)推出了新一代盒式600G OTN設(shè)備
Xilinx LogiCORE IP塊內(nèi)存生成器的產(chǎn)品指南
Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)LogiCORE IP產(chǎn)品指南
40G/50G High Speed Ethernet Subsystem產(chǎn)品指南
QDMA Subsystem for PCI Express產(chǎn)品指南
Versal ACAP收發(fā)器向?qū)?LogiCORE IP產(chǎn)品指南
用于Versal ACAP的DPUCVDX8G產(chǎn)品指南
Versal ACAP硬件、IP和平臺(tái)開發(fā)方法指南
用于PCI Express的Versal ACAP集成塊產(chǎn)品指南
UltraScale FPGA收發(fā)器向?qū)1.7 LogiCORE IP產(chǎn)品指南

Versal 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南
評(píng)論