亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Efinity RISC-V IDE入門使用-3

XL FPGA技術(shù)交流 ? 來源:易靈思FPGA技術(shù)交流 ? 作者:易靈思FPGA技術(shù)交流 ? 2024-07-09 08:46 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

9c473d9c-3d8c-11ef-82a0-92fbcf53809c.png

自從新版本的Efinity RISC-V IDE發(fā)布之后,這直沒有時(shí)間操作一下,它為RISC-V ' C '和' c++ '軟件開發(fā)提供了一個(gè)完整、無縫的環(huán)境;今天終于安裝了,但安裝自不必多說,一路點(diǎn)擊下去就可以了。來體驗(yàn)一把。

打開IDE自帶工程。
(1)首先打開軟件。

step1:選擇工程的工作空間。如果工作空間長(zhǎng)時(shí)間不變可以勾選Use this as the default and do not ask agin。

與老版本的區(qū)別是,新版本可以將該選擇到任何地方。

9c63f662-3d8c-11ef-82a0-92fbcf53809c.png

step2:生成sapphire的example。

step2: Import工程。選擇Import Projectes... 或者在Project Explorer中右擊,然后選擇Import... 或者File -> Import.

9c7ed388-3d8c-11ef-82a0-92fbcf53809c.png

9c974ae4-3d8c-11ef-82a0-92fbcf53809c.png

step3:在打開的Import對(duì)話框中選擇Efinix Projects-> Efinix Makefile Project可以導(dǎo)入。

9ca8edf8-3d8c-11ef-82a0-92fbcf53809c.png

step4:選擇bsp位置,這里我選擇

D:FPGA_Prj9_T120F3241_RISCV_DEMOT120F324_devkitembedded_swefx_socbsp

如果是FreeRTOS的話,兩個(gè)都要輸入。

9cbaace6-3d8c-11ef-82a0-92fbcf53809c.png

setp5:選擇下一步,然后勾選相應(yīng)工程前面的方框,點(diǎn)擊finish即可以導(dǎo)入相應(yīng)的demo工程。

9cdff500-3d8c-11ef-82a0-92fbcf53809c.png

step6:右鍵選擇build Project.

step7:run或者debug。這里以gpioDemo為例。

9cff2d9e-3d8c-11ef-82a0-92fbcf53809c.png

進(jìn)入debug調(diào)試界面。

9d19c50a-3d8c-11ef-82a0-92fbcf53809c.png

其實(shí)在Debug時(shí)經(jīng)常會(huì)報(bào)出以下問題:

Error:nodevicefound

Error:unabletoopenftdidevicewithvid0403,pid6014,description'ELITES-232DL',serial'*'atbuslocation'*'

9d37f534-3d8c-11ef-82a0-92fbcf53809c.png

這個(gè)錯(cuò)誤其實(shí)并不陌生,文檔也有一個(gè)相關(guān)的記錄.

目前易靈思的下載器主要使用的是FTDI的 FT232,FT2232和FT4232方案。下圖是FT2232和FT4232芯片的原理圖,F(xiàn)T2232有channel 0,1兩個(gè)通道,在下圖已經(jīng)標(biāo)出。FT4234有channel 0,1,2,3共4個(gè)通道;而ELITES-232DL使用的是FT232,它只有channel 0.所以在使用不同的下載噐方案時(shí),尤其是在對(duì)RISCV進(jìn)行debug時(shí)就是使用不同的配置參數(shù);否則就會(huì)報(bào)上面的錯(cuò)誤。

9d435ea6-3d8c-11ef-82a0-92fbcf53809c.png

9d5683e6-3d8c-11ef-82a0-92fbcf53809c.png

那么怎么區(qū)別下載器使用的是什么芯片方案及對(duì)應(yīng)的JTAG channel號(hào)呢?這個(gè)在打開programmer之后,就可以看到相應(yīng)的ID.位置如下圖所示。而channel號(hào)是由易靈思的驅(qū)動(dòng)來指定的,下表中列出JTAG使用的channel號(hào)。

9d7be5be-3d8c-11ef-82a0-92fbcf53809c.png

FTDI器件 ID JTAG channel
FT232 0403:6014 0
FT2232 0403:6010 1
FT4232 0403:6011 1

在上面的圖中我們還把USB Target用紅色框框了出來,因?yàn)椴煌南螺d器名字是不一樣的,也是要修改的。

知道了上面的信息之后,我們就可以很清楚的知道我們的下載器使用的器件情況。

到現(xiàn)在我們可以對(duì)上面的報(bào)錯(cuò)進(jìn)行修改了,出現(xiàn)上面的報(bào)錯(cuò)時(shí)應(yīng)該怎么樣修改呢?這里還要分兩種情況,一種是hard jtag,另一種是soft的JTAG。區(qū)別在于修改的文件不同。

對(duì)于hard jtag,我們需要把embedded_swsoc_xxbspefinixEfxSapphireSocopenocdftdi.cfg(或者ftdi_ti.cfg,其中ftdi.cfg用于trion系列,而ftdi_ti.cfg 用于鈦金系列)修改成下載器讀出來的名字,這里包括ftdi_device_desc,ftdi_vid_pid及ftdi_channel三個(gè)參數(shù),只需要按照上面的說明配置即可。

9dafcbcc-3d8c-11ef-82a0-92fbcf53809c.png

比如以YLS_DL下載器為例,

9dd84584-3d8c-11ef-82a0-92fbcf53809c.png它使用的是FT2232的方案。修改結(jié)果如圖。

9ee14106-3d8c-11ef-82a0-92fbcf53809c.png

對(duì)于soft jtag,老版本的EFinity修改的是c232hm_ddhsl_0.cfg文件,而在2023.1版本的RISCV中已經(jīng)沒有c232hm_ddhsl_0.cfg文件了。代之的是一個(gè)external.cfg文件。里面的內(nèi)部與上面的是一樣的。

另外也遇到過修改了上面的問題還是存在問題的,經(jīng)過確認(rèn)客戶安裝的驅(qū)動(dòng)是libusb-win32,可以用zadig的libusbk試試。

9f08511a-3d8c-11ef-82a0-92fbcf53809c.png

二、新建工程

File -> New -> Project...

9f1934d0-3d8c-11ef-82a0-92fbcf53809c.png

可以選擇Standalone也可以選擇FreeRTOS

9f3249c0-3d8c-11ef-82a0-92fbcf53809c.png

邏輯文件與RISCV工程文件合并燒寫到flash

在programmer中點(diǎn)擊Combine Multiple Image Files。打開Combine Multiple Image Files對(duì)話框,

9f4d5b7a-3d8c-11ef-82a0-92fbcf53809c.png

選擇Generic Image Combination.并選擇右側(cè)的“*”添加文件,邏輯文件是生成的hex文件,RISCV工程生成的是bin文件。

9f6ad1d2-3d8c-11ef-82a0-92fbcf53809c.png

輸入output file 文件名。指定地址,邏輯文件地址為0,

軟核的起始地址是大工程中指定的起始文件,最后點(diǎn)擊Aplly。

9f82bb6c-3d8c-11ef-82a0-92fbcf53809c.png

把合成的文件燒寫到flash。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FlaSh
    +關(guān)注

    關(guān)注

    10

    文章

    1705

    瀏覽量

    154355
  • IDE
    IDE
    +關(guān)注

    關(guān)注

    0

    文章

    359

    瀏覽量

    48655
  • RISC-V
    +關(guān)注

    關(guān)注

    48

    文章

    2718

    瀏覽量

    51391
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    2025新思科技RISC-V科技日活動(dòng)圓滿結(jié)束

    新思科技深度參與2025 RISC-V中國峰會(huì)并于2025年7月16日舉辦同期活動(dòng)“新思科技RISC-V科技日”技術(shù)論壇,聚焦“從芯片到系統(tǒng)重構(gòu)RISC-V創(chuàng)新”主題,議題覆蓋當(dāng)前最前沿的技術(shù)領(lǐng)域
    的頭像 發(fā)表于 07-25 17:31 ?917次閱讀

    Efinity RISC-V IDE入門使用-5

    一、Efinity工程 io_memoryClk是與存儲(chǔ)器接口共用的時(shí)鐘,需要連接正確。 UART 由于鈦金系列是有片上晶振的,所以有些客戶可能會(huì)選擇片上晶振作為SOC的系統(tǒng)時(shí)鐘或者選擇片上晶振作
    的頭像 發(fā)表于 07-23 12:42 ?4050次閱讀
    <b class='flag-5'>Efinity</b> <b class='flag-5'>RISC-V</b> <b class='flag-5'>IDE</b><b class='flag-5'>入門</b>使用-5

    FPGA與RISC-V淺談

    全球半導(dǎo)體產(chǎn)業(yè)競(jìng)爭(zhēng)格局正在經(jīng)歷深刻變革,物聯(lián)網(wǎng)、邊緣計(jì)算等新興技術(shù)的蓬勃發(fā)展,讓RISC-V憑借其開源、精簡(jiǎn)以及模塊化的靈活優(yōu)勢(shì),日益成為業(yè)界焦點(diǎn),也為全球半導(dǎo)體產(chǎn)業(yè)注入新的活力與挑戰(zhàn)
    發(fā)表于 04-11 13:53 ?513次閱讀
    FPGA與<b class='flag-5'>RISC-V</b>淺談

    芯來科技亮相RISC-V Day Tokyo 2025

    RISC-V Day Tokyo 2025春季會(huì)議于日前在東京大學(xué)ITO國際研究中心順利舉行。The RISC-V Day Tokyo作為日本最大的RISC-V活動(dòng),匯集了眾多優(yōu)秀的RISC-
    的頭像 發(fā)表于 03-03 14:07 ?890次閱讀

    關(guān)于RISC-V芯片的應(yīng)用學(xué)習(xí)總結(jié)

    RISC-V芯片作為一種基于精簡(jiǎn)指令集計(jì)算(RISC)原則的開源指令集架構(gòu)(ISA)芯片,近年來在多個(gè)領(lǐng)域展現(xiàn)出了廣泛的應(yīng)用潛力和顯著優(yōu)勢(shì)。以下是對(duì)RISC-V芯片應(yīng)用的總結(jié)。 RISC-V
    發(fā)表于 01-29 08:38

    RISC-V MCU技術(shù)

    嘿,咱來聊聊RISC-V MCU技術(shù)哈。 這RISC-V MCU技術(shù)呢,簡(jiǎn)單來說就是基于一個(gè)叫RISC-V的指令集架構(gòu)做出的微控制器技術(shù)。RISC-V這個(gè)啊,2010年的時(shí)候,是加州大
    發(fā)表于 01-19 11:50

    RISC-V芯片問題

    RISC-V高端芯片有哪些,目前生態(tài)怎樣?
    發(fā)表于 12-27 16:41

    RISC-V架構(gòu)及MRS開發(fā)環(huán)境回顧

    指令集編譯的程序能夠無 障礙運(yùn)行,且具有同系列CPU可移植性和兼容性。RISC-V指令集允許任何人設(shè)計(jì)、制造和銷售RISC-V芯片和軟件。 3.RISC-V 的優(yōu)點(diǎn) (1)模塊化設(shè)計(jì) RISC
    發(fā)表于 12-16 23:08

    RISC-V 與 ARM 架構(gòu)的區(qū)別 RISC-V與機(jī)器學(xué)習(xí)的關(guān)系

    在現(xiàn)代計(jì)算機(jī)架構(gòu)中,RISC-V和ARM是兩種流行的處理器架構(gòu)。它們各自具有獨(dú)特的特點(diǎn)和優(yōu)勢(shì),適用于不同的應(yīng)用場(chǎng)景。 1. RISC-V架構(gòu) RISC-V(讀作“risk-five”)是一種開源
    的頭像 發(fā)表于 12-11 17:50 ?4109次閱讀

    如何使用 RISC-V 進(jìn)行嵌入式開發(fā)

    RISC-V指令集等因素。 安裝IDE :可以選擇基于Eclipse的Nuclei Studio IDE,它支持RISC-V架構(gòu)的嵌入式開發(fā)
    的頭像 發(fā)表于 12-11 17:32 ?2586次閱讀

    2024年RISC-V產(chǎn)品和應(yīng)用創(chuàng)新案例征集活動(dòng)公告

    2024年RISC-V產(chǎn)品和應(yīng)用創(chuàng)新案例征集活動(dòng)公告為推進(jìn)RISC-V產(chǎn)業(yè)生態(tài)發(fā)展,中國互聯(lián)網(wǎng)發(fā)展基金會(huì)、中國開放指令生態(tài)(RISC-V)聯(lián)盟、中國電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)RISC-V
    的頭像 發(fā)表于 12-01 01:01 ?631次閱讀
    2024年<b class='flag-5'>RISC-V</b>產(chǎn)品和應(yīng)用創(chuàng)新案例征集活動(dòng)公告

    關(guān)于RISC-V學(xué)習(xí)路線圖推薦

    架構(gòu)(ISA)、流水線、內(nèi)存層次結(jié)構(gòu)等。 編程語言 : 熟悉C/C++或Rust等編程語言,這些是RISC-V架構(gòu)下常用的編程語言。C語言必須好好學(xué)習(xí),這是基礎(chǔ)哦。 二、RISC-V架構(gòu)入門
    發(fā)表于 11-30 15:21

    RISC-V MCU入門

    RISC-V MCU入門哪個(gè)廠家的資料比較全?
    發(fā)表于 11-27 16:51

    RISC-V能否復(fù)制Linux 的成功?》

    的產(chǎn)品,Linux成為開源軟件發(fā)展的基石。 這種成功是否可以復(fù)制到開源硬件上呢?RISC-V這樣的指令集架構(gòu)(ISA)是否也可以像Linux內(nèi)核作為開源軟件的基礎(chǔ)一樣,成為開源硬件發(fā)展的基石呢? 這個(gè)
    發(fā)表于 11-26 20:20

    什么是RISC-V?以及RISC-V和ARM、X86的區(qū)別

    前言 RISC-V是基于RISC精簡(jiǎn)指令集架構(gòu)開發(fā)的一個(gè)開放式指令集架構(gòu),它是由加州大學(xué)伯克利分校的計(jì)算機(jī)科學(xué)教授Krste Asanovic(克里斯蒂安·阿薩諾維奇)領(lǐng)導(dǎo)的團(tuán)隊(duì)開發(fā),RISC-V
    發(fā)表于 11-16 16:14