反相器的晶體管級(jí)電路
反相器,是數(shù)字集成電路最基本的電路之一。由一個(gè)pmos和一個(gè)nmos組成,輸入信號(hào)IN接到pmos和nmos的柵極,輸出信號(hào)OUT由漏極引出,如下圖。

假設(shè)VDD=3.3V,VSS=0V,mos管的開(kāi)啟電壓Vt=0.7V:
- 當(dāng)IN=3.3V時(shí), 
- nmos的柵源電壓Vgs>Vt,nmos導(dǎo)通,導(dǎo)通后漏源間的電阻Rds變得很?。ū热?.1Ω),所以nmos漏極電壓Vds就被拉到接近地。
 - pmos的Vgs=0V,小于開(kāi)啟電壓Vt,pmos關(guān)斷,所以pmos的漏極電壓由nmos決定。
 - 綜上,OUT≈0V。
 
 - 當(dāng)IN=0V時(shí), 
- nmos的Vgs=0V,nmos關(guān)斷,輸出由pmos決定。
 - pmos的Vgs=-3.3V,大于開(kāi)啟電壓Vt,pmos導(dǎo)通,Rds變得很小,pmos的輸出被拉到接近VDD。
 - 綜上,OUT≈3.3V。
 
 
我們把輸入輸出關(guān)系整理如下表:

反相器的數(shù)字邏輯關(guān)系
數(shù)字集成電路不太關(guān)心電源和地的具體電壓值,只關(guān)心輸入輸出邏輯關(guān)系。通用把接近VDD的電壓稱為高電平,用數(shù)字1表示,而接近VSS的電壓稱為低電平,用數(shù)字0來(lái)表示。
所以,反相器的輸入輸出電壓關(guān)系用邏輯電平可表示為:

反相器的數(shù)學(xué)表示法
20世紀(jì)初,英國(guó)科學(xué)家香農(nóng)指出,布爾代數(shù)(一種用來(lái)推理的數(shù)學(xué))可以用來(lái)描述電路:布爾代數(shù)的運(yùn)算法則正好與組合邏輯電路里的“與”、“或”和“非”相同。
交集(與):OUT = IN1 · IN2
 并集(或):OUT = IN1 + IN2
 差集(反相):OUT = 
所以,非邏輯就對(duì)應(yīng)反相器。
反相器的電路符號(hào)
在畫(huà)反相器的門(mén)級(jí)電路符號(hào)時(shí)可以抽象成下面的符號(hào)。輸出端的圓圈表示邏輯上相反。

verilog描述
verilog,全稱Verilog HDL,一種硬件描述語(yǔ)言,由美國(guó)gateway公司1983年創(chuàng)立。因?yàn)関erilog從C語(yǔ)言里借鑒了一些語(yǔ)法規(guī)則,看起來(lái)與C語(yǔ)言有點(diǎn)像,所以在工程中得到廣泛地推廣和應(yīng)用,因此成為了IEEE標(biāo)準(zhǔn),IEEE1364。
我們來(lái)用verilog描述這個(gè)反相器電路的形為(也稱為形為級(jí)描述):


第1行:注釋
 第2行:定義一個(gè)電路模塊,電路模塊的名字是inv
 第4~5行:定義這個(gè)電路模塊的輸入和輸出端口
 第8行:描述了輸出和輸入之間的邏輯關(guān)系
 第10行:結(jié)束這個(gè)電路模塊的定義和描述
把這段verilog代碼變成電路
用verilog寫(xiě)出來(lái)的這段代碼,只是描述了電路模塊端口和內(nèi)部的邏輯。然后,使用邏輯綜合工具,把verilog映射成由若干個(gè)提前設(shè)計(jì)好的基本單元電路(即工廠提供的標(biāo)準(zhǔn)單元庫(kù))連線而成的復(fù)雜電路。這種自動(dòng)化的設(shè)計(jì)方法不再需要像模擬電路一樣手工設(shè)計(jì)晶體管級(jí)的電路了,不僅大大加快了設(shè)計(jì)效率,也使得設(shè)計(jì)超大規(guī)模集成電路成為可能。
我們把上面的verilog用綜合工具(比如synopsys dc)綜合一下,得到下面的網(wǎng)表:

可以看到,綜合工具把verilog描述的邏輯表達(dá)式自動(dòng)替換成了由標(biāo)準(zhǔn)單元組成的電路了。(注:這里端口的定義格式稍有不一樣,是采用的verilog95的風(fēng)格。)
我們可以用網(wǎng)表查看工具自動(dòng)繪制出門(mén)級(jí)電路圖:

總結(jié)
本文從數(shù)字集成電路設(shè)計(jì)角度闡述了反相器的原理、數(shù)字邏輯表示方法、verilog語(yǔ)言的描述、再到把verilog代碼轉(zhuǎn)換回電路的方法和過(guò)程。后面會(huì)繼續(xù)用這種思維帶領(lǐng)大家學(xué)習(xí)和設(shè)計(jì)數(shù)字集成電路中的常用電路。
- 
                                反相器
                                +關(guān)注
關(guān)注
6文章
323瀏覽量
44860 - 
                                Verilog
                                +關(guān)注
關(guān)注
30文章
1369瀏覽量
113903 - 
                                晶體管
                                +關(guān)注
關(guān)注
78文章
10127瀏覽量
145425 - 
                                NMOS管
                                +關(guān)注
關(guān)注
2文章
124瀏覽量
6244 - 
                                PMOS管
                                +關(guān)注
關(guān)注
0文章
84瀏覽量
7382 
發(fā)布評(píng)論請(qǐng)先 登錄
從零開(kāi)始學(xué)CPLD和Verilog HDL編程技術(shù)教程免費(fèi)下載
《從零開(kāi)始學(xué)電路基礎(chǔ)》(從零開(kāi)始學(xué)電子技術(shù)叢書(shū))
[從零開(kāi)始學(xué)CPLD和Verilog HDL編程技術(shù)]高清版
[從零開(kāi)始學(xué)CPLD和Verilog.HDL編程技術(shù)].李建清.
《從零開(kāi)始學(xué)電子》叢書(shū)全套網(wǎng)盤(pán)分享
從零開(kāi)始學(xué)CPLD和Verilog HDL編程技術(shù)
    
從零開(kāi)始學(xué)CPLD和Verilog HDL編程技術(shù)
反相器,反相器是什么意思
cmos反相器設(shè)計(jì)電路圖
    
MOS反相器和CMOS反相器的詳細(xì)資料說(shuō)明
    
反相器的verilog設(shè)計(jì)和仿真
    
從一個(gè)反相器開(kāi)始說(shuō)時(shí)序
    
          
        
        
從零開(kāi)始反相器的verilog設(shè)計(jì)
                
 
    
           
            
            
                
            
評(píng)論