Axiom Microdevices,Inc AX502 design guidelines on MTK platform，很具代表性。

具體還是要參考所用的PA的Design Guideline

實際調(diào)試來說，考慮返回路徑，除了Top分割外，其它層無需這樣分割，對于平臺性能差的芯片廠商的芯片而言地分割仔細可能會好點，目前來說不需要每分割。

1. PA輸出匹配

PA輸出匹配根據(jù)不同的PCB會有些不同，PA應當根據(jù)當前的PCB匹配在50歐姆。參考PA load pull 圖表。

**2. **Vramp filter

參考原理圖中Vramp 濾波器是針對XCV對DAC噪聲以及PA最大輸出功率對DAC值范圍的要求設計的。主要還是要依據(jù)Qualcomm的參考原理圖，控制Switch 打開的時間可以調(diào)整ramp底部的臺階形狀。可以很快的ramp-down并且保持開關譜不會變差，即PA+ASM Switch控制，可通過更改相關NV來解決。

**3. **PA ramping profile

這個PA Ramp是基于參考原理圖中所示的PAVramp濾波器的情況下獲得的值，如果實際中的Vramp濾波器不同于原理圖中所示，則整個PAramp需要重新調(diào)。

4. PVT和開關譜

PVT和開關譜之間是相輔相成的。3GPP規(guī)定MS(Mobile Station) 在時域滿足PVT的同時在頻域也需要滿足對開關譜的要求。為了滿足PVT和開關譜的要求，兩項指標需要進行調(diào)整，分別是：

1. PA Timing對時序進行調(diào)整。
2. PA rampingprofile.

我們提供針對AX502調(diào)試的PAramp文件作為Ramp的初始值以便進一步微調(diào)。需要注意的是，這個PA Ramp是基于參考原理圖中所示的PA Vramp濾波器的情況下獲得的值，如果實際中的****Vramp 濾波器不同于原理圖中所示，則整個PA ramp 需要重新調(diào) 。

5. 為什么在AX502 LB輸入要串一個8.2nH 的電感， HB輸入串一個3.9nH的電感？這些值會根據(jù)不同的layout 需要改變嗎？ Layout****的時候這些電感應當怎樣放置？

電感是用來匹配PA輸入的。這些電感需要盡量靠近PA。具體值可以根據(jù)不同的layout做一些微調(diào)。

6. 為什么在AX502 HB輸出串聯(lián)一個6pF 的電容， LB輸出串聯(lián)一個12pF 的電容？ Layout****的時候需要注意什么？

為了改善二次諧波性能以及隔直。盡量靠近PA放置，可以是普通精度

的電容。

7. Vbat管腳上的大電容推薦值是多少？

22uF

8. 為什么在VbatC管腳上串聯(lián)一個10nH****的電感？可以去掉么？

經(jīng)過調(diào)試如果不需要可以去掉。

9. 為什么要在VbatC管腳上并聯(lián)一個82nF****電容而不是其它值？

經(jīng)驗值！可以換成100nF。

**10. **VBATC 的作用是什么 ?

VbatC是給PA內(nèi)部除了功放電路以外的RF電路供電的，例如輸入放大器，和其它敏感電路像功放控制模塊和偏置模塊供電。對這些電路來講，一個干凈低噪的電源是有必要的。

**11. **Vbat 寬度有沒有最小值 ?

Vbat主干部分應該至少在2mm以上。連接各個管腳的分支最細不應該低于0.7mm(或30mil)。

12. TRX HB輸出的pi型網(wǎng)絡以及低通濾波器件應當如何放置？

低通濾波器件和pi型網(wǎng)絡是MTK推薦用來TRX輸出匹配用途的，應當非?？拷麺T6139輸出管腳并且放置在TRX的屏蔽框內(nèi)。

13. LB的****Tx SAW 濾波器需要怎么放置？ Layout****中可以去掉么？

Tx SAW 濾波器是推薦抑制雜散的，應當靠近XCV輸出管腳。如果不需要可以去掉。

14. PA器件布局相關

1. PA輸入匹配，靠近 PA ，PA 輸出匹配，靠近 PA

2.Vbat旁路電容,靠近Vbat管腳

3.TxSAW 濾波器是推薦抑制雜散的，應當靠近****XCV 輸出管腳 。如果不需要可以去掉

**15. ****Phase Error **問題解決辦法

HB的Phase error 性能對反向牽引VCO的二次諧波很敏感。

VCCRF 2.8V LDO 需要加上磁珠進行很好的隔離。并且需要加一些大小值比較合適的旁路電容。另外，盡量避免VCCRF這條線離PA太近。最好將PA的VDD與DA和TxEN連在一起。平臺廠商推薦的RF屏蔽和接地原則需要嚴格的遵守。

**16. 調(diào)試Phase Error ** 需通過以下步驟來解決 :

1. 首先要確保PA已經(jīng)匹配了。
2. 然后嘗試調(diào)靠近PA Vbat的幾個旁路電容，把其中一個或全部47pF電容改成7pF可能有些幫助。在PAVDD管腳上放置一個12pF的旁路電容也許會有改善。
3. 進一步，可以嘗試在MT6139VCCTXMOD管腳附近放一個6.8pF電容接地，VCCTXBUF上放一個22pF的電容接地。
4. 如果通過以上步驟問題還是存在，那么可以開始調(diào)試XCV輸出的pi型濾波器來進行改善。通過將串聯(lián)電感的值變大變小進行粗調(diào)，然后調(diào)試兩邊的并聯(lián)電容進行細調(diào)。

**17. **** 15. ** 為什么調(diào)制譜 **±200kHz offset ** 不過 ?

基本上這個問題與PA無關。檢查是否頻率誤差太大。

**18. ** 為什么調(diào)制譜 ± 1.2MHzoffset在Low Band 不過 ?

這是由于從TRX到PA HB的傳輸線不是50Ohm，因此當PA工作在LB的時候HB的off-impedance 會影響LB的輸入匹配。在HB輸入串聯(lián)一個電感就可以解決這個問題。

**19. 這個PA的up and down- ramping **為什么臺階很高？

這是因為T/R switch 此時沒有用來調(diào)整PVT?？梢哉{(diào)整PA和ASM打開的時間來調(diào)節(jié)這個臺階。

**20. ** 為什么開關譜余量很小 ?

需要調(diào)整Tx Timing 和PA ramping來滿足開關譜的要求。但是這兩項都會根據(jù)不同的layout有一些微調(diào)，我們提供的文件只能作為初始化文件，可能后續(xù)還需要做一些微調(diào)來獲得開關譜更多的余量。

**21. **不帶屏蔽蓋的情況下調(diào)好了 Phase Error ，為什么蓋上屏蔽蓋以后 **Phase Error **又變差了。

這是因為蓋上屏蔽蓋從空間上改變了TRX的負載。可以用不帶屏蔽蓋調(diào)試PhaseError一樣的方法調(diào)試后，蓋上屏蔽蓋檢驗是否調(diào)

** 22. V-drop @ HPM**

在GSM大功率發(fā)射的時候總是會遇到VBAT下降的問題，這個問題的根源是電源走線通常有0.2Ω的阻抗。而大功率發(fā)射時候的最大電流基本為1.5~1.6A,所以1.50.2Ω=300mV，而可以接受的最大數(shù)據(jù)為1.60.2Ω=320mV，所以若電源電壓下降300mV內(nèi)的話可以接受，但是需要注意PDN的設計，盡量使得PDN的阻抗最小。

** 23. PA DC Block CAP**

如果一個射頻器件的輸入或者輸出腳內(nèi)部沒有加隔直電容，而且腳上面有靜態(tài)偏置電壓的話，一般都需要加隔直電容。

隔直電容的作用是防止前后級之間由于偏置電壓不同，導致偏置電壓拉升或降低，PA工作狀態(tài)改變?？赏ㄟ^測量來判斷“腳上面是否有靜態(tài)偏置電壓” 。