電子發(fā)燒友網(wǎng)報道（文/周凱揚）由于通用計算芯片很少對AI計算進行優(yōu)化，所以在不少AI應(yīng)用中，我們都需要傳統(tǒng)意義上的AI芯片，比如GPU或者ASIC之類面積與功耗較大的產(chǎn)品。也正因為這些限制，這些AI芯片難以在邊緣端鋪開。

那么邊緣AI是否可以交由MCU來完成呢？傳統(tǒng)的MCU設(shè)計哪怕針對一些輕度AI計算來說，仍有一些吃力。所以不少MCU廠商開始發(fā)力更高性能的MCU，采用專為AI優(yōu)化的設(shè)計，為邊緣AI的普及添磚加瓦。

超高性能內(nèi)核

考慮到不少MCU仍在使用Cortex-M4、M3乃至M0之類的低功耗內(nèi)核，考慮到復雜嵌入式AI算法的算力要求，這些舊內(nèi)核在這類應(yīng)用中也就不太夠看了。既然存在計算性能上的劣勢，那么就直接從性能上突破，這幾年涌現(xiàn)了不少基于超高性能的內(nèi)核的MCU產(chǎn)品，比如基于Cortex-M7內(nèi)核的GD32H7。

Cortex-M7內(nèi)核作為Cortex-M4的繼任者，基于Armv7E-M架構(gòu)開發(fā)。從核心關(guān)鍵特性來看，在所有Cortex-M處理器中，Cortex-M7是僅有的兩個6級流水線以上設(shè)計核心之一，而另一個則是7級流水線的Cortex-M85核心，基于該核心的MCU目前尚未正式面世。

兆易創(chuàng)新在GD32H7上將主頻做到了600MHz，甚至超過了不少國外大廠的Cortex-M7 MCU，如此高主頻使其足以應(yīng)對邊緣側(cè)的AI算力要求，無需再集成額外的NPU了。而且為了滿足AI算法的資源占用，GD32H7還配備了1024KB到3840KB的片上Flash和1024KB的SRAM。

除了Arm核心以外，像先楫半導體這樣的RISC-V廠商，也推出了HPM6700/6400系列這樣的RISC-V超高性能MCU。其中HPM64G0更是可以做到單核主頻1GHz，支持雙精度浮點運算的同時，也具備了強大的FPU和DSP擴展，足以滿足不少TensorFlow Lite模型的運算需求。

多核MCU

解決性能問題的另外一個思路就是采用多核MCU設(shè)計，像意法半導體之類的廠商早在幾年前就已經(jīng)開始布局雙核MCU產(chǎn)品。比如STM32H7系列，其中就有集成了Cortex-M7和Cortex-M4兩個內(nèi)核的產(chǎn)品，STM32H747/757。

這兩個獨立運行的核心可以分配不同的任務(wù)，比如Cortex-M7負責高性能任務(wù)，而Cortex-M4負責實時性任務(wù)。同時，借助ST提供的STM32Cube.AI工具，就能從已有的AI算法和預訓練模型轉(zhuǎn)換成可運行的代碼。如果需要運行超過1Mbyte的更大模型，則可以分配給Cortex-M7更多的閃存。

除了雙Cortex-M核心的設(shè)計之外，也有的廠商開始探索不同架構(gòu)的核心協(xié)作的路線。比如ADI的MAX78000芯片，就選擇了集成一個Arm Cortex-M4核心與一個RISC-V核心，除此之外，該MCU還集成了一個神經(jīng)網(wǎng)絡(luò)加速器。

而且在MAX78000上，ADI對這三大組件都做好了分工，其中Cortex-M4負責MCU的控制與處理，而RISC-V內(nèi)核作為協(xié)處理器負責數(shù)據(jù)搬運，而神經(jīng)網(wǎng)絡(luò)加速器則提高CNN計算效率，這樣的架構(gòu)相較傳統(tǒng)的MCU+DSP方案在功耗、并行性上都要更具優(yōu)勢。

寫在最后

雖然當下MCU市場不少玩家都已經(jīng)在發(fā)力邊緣AI，但廠商們也需要做好軟件生態(tài)的構(gòu)建，提供完備的實例代碼或可用模型，實現(xiàn)真正的開箱即用。與此同時，MCU也還有在性能上繼續(xù)改進的空間，比如不少MCU參與的邊緣AI計算，只能使用預訓練好的模型，什么時候MCU能在邊緣端同時完成輕量訓練與推理的任務(wù)，其應(yīng)用空間也會更加廣闊。