5

時(shí)鐘電路

5.5 時(shí)鐘設(shè)置示例

Renesas FSP為RA6 MCU提供了一個(gè)簡(jiǎn)單的可視化時(shí)鐘配置工具，如下所示。

圖11. 使用Renesas FSP配置器進(jìn)行時(shí)鐘設(shè)置

5.6 HOCO精度

內(nèi)部高速片上振蕩器 (HOCO) 的運(yùn)行頻率為16MHz、18MHz或20MHz，精度為+/-2%或更高?？梢酝ㄟ^使能鎖頻環(huán) (FLL) 功能來提高HOCO的精度，這可將時(shí)鐘精度提高到+/-0.3%或更高。有關(guān)詳細(xì)信息，請(qǐng)參見硬件手冊(cè)中的“電氣規(guī)范”章節(jié)。

HOCO可以用作PLL電路的輸入。當(dāng)以這種方式使用HOCO時(shí)，不需要外部振蕩器。當(dāng)因空間限制或其他限制而需要減少PCB設(shè)計(jì)中的元件數(shù)量時(shí)，這可能是一個(gè)優(yōu)勢(shì)。不過，此時(shí)會(huì)因時(shí)鐘精度問題而產(chǎn)生性能影響和限制，因此應(yīng)針對(duì)您的應(yīng)用進(jìn)行評(píng)估。

5.7 閃存接口時(shí)鐘

對(duì)內(nèi)部閃存（ROM和數(shù)據(jù)閃存）進(jìn)行編程和擦除操作以及從數(shù)據(jù)閃存讀取數(shù)據(jù)時(shí)，閃存接口時(shí)鐘 (FCLK) 用作工作時(shí)鐘。因此，F(xiàn)CLK的頻率設(shè)置會(huì)直接影響從數(shù)據(jù)閃存讀取數(shù)據(jù)所需的時(shí)間。如果用戶的程序正在從數(shù)據(jù)閃存中讀取數(shù)據(jù)，或者正在對(duì)內(nèi)部閃存執(zhí)行編程或擦除操作，則建議使用最大FCLK頻率。

請(qǐng)注意，F(xiàn)CLK頻率對(duì)讀取ROM或?qū)?a href="http://qiaming.cn/tags/ram/" target="_blank">RAM進(jìn)行讀寫操作沒有任何影響。

5.8 電路板設(shè)計(jì)

有關(guān)使用CGC的更多信息和電路板設(shè)計(jì)建議，請(qǐng)參見《硬件用戶手冊(cè)》中“時(shí)鐘生成電路 (CGC)”一章的“使用注意事項(xiàng)”部分。

通常，晶體諧振器及其負(fù)載電容應(yīng)盡可能靠近MCU時(shí)鐘引腳（XTAL/EXTAL、XCIN/XCOUT）放置。避免在晶體諧振器和MCU之間連接任何其他信號(hào)走線。盡量減少每條走線上使用的連接通孔數(shù)量。

5.9 外部晶體諧振器選擇

外部晶體諧振器可以用作主時(shí)鐘源。外部晶體諧振器可跨MCU的EXTAL和XTAL引腳連接。外部晶體諧振器的頻率必須處于主時(shí)鐘振蕩器的頻率范圍內(nèi)。

晶體諧振器的選擇在很大程度上取決于各個(gè)獨(dú)特的電路板設(shè)計(jì)。由于適合與RA6 MCU器件配合使用的可用晶體諧振器的選擇可能很多，因此請(qǐng)仔細(xì)評(píng)估所選晶體諧振器的電氣特性，以確定具體的實(shí)現(xiàn)要求。

下圖給出了典型的晶體諧振器連接示例。

圖12. 晶體諧振器連接示例

選擇晶體諧振器和相關(guān)電容時(shí)，必須仔細(xì)評(píng)估。如果晶體諧振器制造商有相關(guān)建議，可以添加外部反饋電阻 (Rf) 和阻尼電阻 (Rd)。

圖13. 晶體諧振器的等效電路

CL1和CL2的電容值選擇會(huì)影響內(nèi)部時(shí)鐘的精確度。要了解CL1和CL2值的影響，應(yīng)使用上圖中晶體諧振器的等效電路來模擬該電路。為了獲得更準(zhǔn)確的結(jié)果，還應(yīng)考慮與晶體諧振器元件之間的布線相關(guān)的雜散電容。

下一章：復(fù)位要求和復(fù)位電路