亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence推出EMX Designer,在片上無源元件綜合上提供超過10倍的性能提升

Cadence楷登 ? 來源:Cadence楷登 ? 2023-04-14 13:08 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

新產(chǎn)品 EMX Designer 可用于一系列無源器件的綜合,與其他解決方案相比,速度顯著提升。

楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布推出新產(chǎn)品 Cadence EMX Designer,這是一項(xiàng)無源器件綜合和優(yōu)化技術(shù),可在幾秒鐘內(nèi)提供通過設(shè)計(jì)規(guī)則檢查(DRC)的參數(shù)化單元(PCell)和無源器件的精確電磁(EM)模型,如電感、變壓器、T 型線圈等。EMX Designer 解決方案與 Cadence Virtuoso ADE Product Suite 無縫集成,與其他解決方案相比,綜合速度提升 10 倍以上,生產(chǎn)力得到了顯著提高。

使用 EMX Designer,用戶可以根據(jù)電氣和幾何要求,快速綜合無源器件,完成設(shè)計(jì)規(guī)則檢查,只需按下按鈕即可完成整個(gè)過程。EMX Designer PCell 靈活性極高,能夠利用 Virtuoso 平臺(tái)內(nèi)一系列易于使用的界面選項(xiàng),輕松修改單元以滿足設(shè)計(jì)人員的確切 layout 要求。EMX Designer 可與堪稱“業(yè)內(nèi)黃金標(biāo)準(zhǔn)”的電磁建模引擎 EMX 3D Planar Solver 結(jié)合使用,確保生成的模型具有一流的準(zhǔn)確度。與 Virtuoso 平臺(tái)的緊密集成有助于用戶使用各種選項(xiàng)來繪制和附加結(jié)果。

“pSemi 評(píng)估了 Cadence EMX Designer 解決方案的性能,因?yàn)槲覀兿M麨槲覀兊膶S?PDK 實(shí)現(xiàn)無源器件創(chuàng)建和優(yōu)化過程的自動(dòng)化,”pSemi 工程基礎(chǔ)設(shè)施副總裁 John Sung說,“EMX Designer 完全滿足我們對(duì)于 PCell 靈活性、速度和準(zhǔn)確度的要求。它可以無縫集成到 Cadence 設(shè)計(jì)流程中,幫助我們的設(shè)計(jì)團(tuán)隊(duì)提高生產(chǎn)力?!?/p>

“新推出的 EMX Designer 解決方案為我們領(lǐng)先的定制 IC 設(shè)計(jì)流程添加了一項(xiàng)關(guān)鍵的技術(shù),能夠在極短的時(shí)間內(nèi)提供非常靈活的無源器件 PCell,同時(shí)顯著提升生產(chǎn)力,”Cadence 公司高級(jí)副總裁兼定制 IC 與PCB 事業(yè)部總經(jīng)理 Tom Beckley說道,“我們很高興能為客戶提供一個(gè)更廣泛、高度差異化、完整且高效的 IC 設(shè)計(jì)平臺(tái),解決從設(shè)計(jì)早期階段到簽核和收斂在內(nèi)的各種挑戰(zhàn)。”

“使用 Cadence 最新推出的 EMX Designer,我們的團(tuán)隊(duì)能夠提高生產(chǎn)力,并縮短設(shè)計(jì)周期,”Ubilite 首席執(zhí)行官 Peter Gammel說,“我們成功提高了無源器件綜合的性能,同時(shí)在先進(jìn)制程節(jié)點(diǎn)上節(jié)省了 20% 的面積。EMX Designer 為我們提供了一個(gè)多功能的無源器件庫,能夠在所有制程節(jié)點(diǎn)上以極快的速度提供準(zhǔn)確度極高的結(jié)果。”

EMX Designer 解決方案與 Cadence EMX 3D Planar Solver 無縫集成,為 Cadence 智能系統(tǒng)設(shè)計(jì)(Cadence Intelligent System Design)戰(zhàn)略提供進(jìn)一步支持,助力實(shí)現(xiàn)系統(tǒng)級(jí)芯片(SoC)卓越設(shè)計(jì)和系統(tǒng)創(chuàng)新。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4384

    文章

    23664

    瀏覽量

    418998
  • Cadence
    +關(guān)注

    關(guān)注

    67

    文章

    995

    瀏覽量

    145931
  • 無源器件
    +關(guān)注

    關(guān)注

    5

    文章

    222

    瀏覽量

    24217
  • EMX
    EMX
    +關(guān)注

    關(guān)注

    0

    文章

    1

    瀏覽量

    1163

原文標(biāo)題:Cadence 推出 EMX Designer,在片上無源元件綜合上提供超過 10 倍的性能提升

文章出處:【微信號(hào):gh_fca7f1c2678a,微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Cadence推出Cerebrus AI Studio

    為了滿足高復(fù)雜度半導(dǎo)體芯片設(shè)計(jì)中面臨的時(shí)間節(jié)點(diǎn)緊迫、設(shè)計(jì)目標(biāo)極具挑戰(zhàn)性以及設(shè)計(jì)專家短缺等諸多挑戰(zhàn),Cadence 推出 Cadence Cerebrus AI Studio。這是業(yè)界首個(gè)支持代理式 AI 的多模塊、多用戶設(shè)計(jì)平臺(tái)
    的頭像 發(fā)表于 07-07 16:12 ?693次閱讀

    射頻前端模塊中使用的集成無源元件技術(shù)

    本文介紹了射頻前端模塊(RF-FEM)中使用的集成無源元件(IPD)技術(shù)。
    的頭像 發(fā)表于 06-03 18:26 ?927次閱讀
    射頻前端模塊中使用的集成<b class='flag-5'>無源元件</b>技術(shù)

    Cadence推出HBM4 12.8Gbps IP內(nèi)存系統(tǒng)解決方案

    近日,Cadence(NASDAQ:CDNS)近日宣布推出業(yè)界速度最快的 HBM4 12.8Gbps 內(nèi)存 IP 解決方案,以滿足新一代 AI 訓(xùn)練和 HPC 硬件系統(tǒng)對(duì) SoC 日益增長的內(nèi)存帶寬
    的頭像 發(fā)表于 05-26 10:45 ?1040次閱讀

    作為硬件工程師,你用那款PCB 設(shè)計(jì)軟件?超全EDA工具整理!

    老家! 1. Altium Designer 核心功能: 集原理圖設(shè)計(jì)、PCB布局、3D建模、嵌入式開發(fā)于一體,支持FPGA設(shè)計(jì)。 提供豐富的庫資源和社區(qū)支持,界面直觀易用。 優(yōu)點(diǎn): 綜合性極強(qiáng)
    發(fā)表于 05-23 13:42

    分享兩種前沿互連技術(shù)

    隨著臺(tái)積電 2011年推出第一版 2.5D 封裝平臺(tái) CoWoS、海力士 2014 年與 AMD 聯(lián)合發(fā)布了首個(gè)使用 3D 堆疊的高帶寬存儲(chǔ)(HBM)芯片,先進(jìn)封裝技術(shù)帶來的
    的頭像 發(fā)表于 05-22 10:17 ?690次閱讀
    分享兩種前沿<b class='flag-5'>片</b><b class='flag-5'>上</b>互連技術(shù)

    Cadence推出Tensilica NeuroEdge 130 AI協(xié)處理器

    Vision DSP 系列的成熟架構(gòu),能夠不影響性能的情況下,將面積縮減超過 30%,并將動(dòng)態(tài)功耗和能耗降低超過 20%。此外,該處理器還利用相同的軟件、AI 編譯器、庫和框架,加
    的頭像 發(fā)表于 05-17 09:38 ?970次閱讀

    Altium Designer元件

    Altium Designer元件
    發(fā)表于 04-27 18:16 ?106次下載

    MVG推出SpeedProbe DL解決方案:有源相控陣天線校準(zhǔn)速度提升至5

    天線測量解決方案領(lǐng)導(dǎo)者M(jìn)icrowave Vision Group(MVG)宣布2025年IDEX國際防務(wù)展正式推出其全新解決方案 SpeedProbe DL,該展會(huì)匯聚了來自超過
    發(fā)表于 04-21 16:35 ?1051次閱讀
    MVG<b class='flag-5'>推出</b>SpeedProbe DL解決方案:有源相控陣天線校準(zhǔn)速度<b class='flag-5'>提升</b>至5<b class='flag-5'>倍</b>

    Cadence UCIe IPSamsung Foundry的5nm汽車工藝實(shí)現(xiàn)流成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標(biāo)準(zhǔn)封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝實(shí)現(xiàn)首次流成功。這一里程碑彰顯了我們持續(xù)提供
    的頭像 發(fā)表于 04-16 10:17 ?602次閱讀
    <b class='flag-5'>Cadence</b> UCIe IP<b class='flag-5'>在</b>Samsung Foundry的5nm汽車工藝<b class='flag-5'>上</b>實(shí)現(xiàn)流<b class='flag-5'>片</b>成功

    Altium Designer 15.0自定義元件設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《Altium Designer 15.0自定義元件設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 01-21 15:04 ?0次下載
    Altium <b class='flag-5'>Designer</b> 15.0自定義<b class='flag-5'>元件</b>設(shè)計(jì)

    AN-348: 避開無源元件的陷阱

    電子發(fā)燒友網(wǎng)站提供《AN-348: 避開無源元件的陷阱.pdf》資料免費(fèi)下載
    發(fā)表于 01-13 15:14 ?0次下載
    AN-348: 避開<b class='flag-5'>無源元件</b>的陷阱

    Cadence與加特蘭攜手提升汽車?yán)走_(dá)系統(tǒng)性能

    ConnX 220 DSP(數(shù)字信號(hào)處理器)集成至其雷達(dá)解決方案中。 此次合作標(biāo)志著Cadence與加特蘭汽車?yán)走_(dá)技術(shù)領(lǐng)域的深度合作,旨在共同推動(dòng)汽車成像雷達(dá)系統(tǒng)的性能和效率邁向新高度。C
    的頭像 發(fā)表于 01-07 15:04 ?1080次閱讀

    無源元件硬件設(shè)計(jì)中如何選擇與應(yīng)用?

    無源元件不需要外部電源,并且不增加或生成電力;它們僅消耗少量能量。相比之下,主動(dòng)組件需要電源,如電池,以增強(qiáng)信號(hào)的功率。無源元件的例子包括電阻器、電容器和電感器,而晶體管和集成電路(IC)則屬于主動(dòng)
    的頭像 發(fā)表于 12-30 15:23 ?1320次閱讀
    <b class='flag-5'>無源元件</b><b class='flag-5'>在</b>硬件設(shè)計(jì)中如何選擇與應(yīng)用?

    谷歌正式發(fā)布Gemini 2.0 性能提升近兩

    2.0關(guān)鍵基準(zhǔn)測試中相比前代產(chǎn)品Gemini 1.5 Pro的性能提升了近兩。該模型支持圖像、視頻和音頻等多種輸入與輸出形式,例如可以實(shí)現(xiàn)文本與圖像的混合生成以及自定義的多語言文
    的頭像 發(fā)表于 12-12 14:22 ?1040次閱讀

    Cadence推出基于Arm的系統(tǒng)Chiplet

    近日,Cadence宣布其首款基于 Arm 的系統(tǒng)級(jí)小芯片(Chiplet)開發(fā)成功并流,這是一項(xiàng)突破性成就。這項(xiàng)創(chuàng)新標(biāo)志著芯片技術(shù)的關(guān)鍵進(jìn)步,展現(xiàn)了 Cadence 致力于通過其芯片架構(gòu)和框架推動(dòng)行業(yè)領(lǐng)先解決方案的承諾。
    的頭像 發(fā)表于 11-28 15:35 ?951次閱讀
    <b class='flag-5'>Cadence</b><b class='flag-5'>推出</b>基于Arm的系統(tǒng)Chiplet