超低電阻表面貼裝電流檢測(cè)電阻器似乎是理想的封裝。物理設(shè)計(jì)，金屬表帶，似乎是理想的，提供盡可能低的電感。這些電阻通常需要某種電阻電容濾波器來限制開關(guān)噪聲尖峰。問題在于分流器的時(shí)間常數(shù)是封裝電感除以電路電阻。因此，分流電阻越低，衰減時(shí)間越長。

超低電阻表面貼裝電流檢測(cè)電阻器似乎是理想的封裝。物理設(shè)計(jì)，金屬表帶，似乎是理想的，提供盡可能低的電感。這些電阻通常需要某種電阻電容濾波器來限制開關(guān)噪聲尖峰。問題在于分流器的時(shí)間常數(shù)是封裝電感除以電路電阻。因此，分流電阻越低，衰減時(shí)間越長。

大多數(shù)超低電阻表面貼裝元件的模型類似于一根電線。理想的電路模型是電阻器。許多工程師部署了四端子開爾文檢測(cè)方法，以減少接地層中的誤差。這對(duì)檢測(cè)電阻本身的誤差沒有任何作用。一個(gè) 1 W、0.005Ω 表面貼裝電阻器可具有高達(dá) 5nH 的封裝電感。在電流測(cè)量應(yīng)用中依賴電阻元件時(shí)，電路將具有有限的頻率，可以定義為感抗等于分流電阻的點(diǎn)，或者

其中

在圖1所示的情況下，可用頻率上限為160kHz！RL 網(wǎng)絡(luò)的時(shí)間常數(shù)為 L/R 或 1uS。對(duì)于同一封裝中的較低電阻值，問題只會(huì)變得更糟。

圖1.

這個(gè)問題可以通過RC電路糾正，如圖2所示。對(duì)于電流檢測(cè)應(yīng)用，我們需要 I（jw） × Rs = V2。圖2中的電路可以通過使R1、C1網(wǎng)絡(luò)中的極點(diǎn)抵消分流電阻中的零點(diǎn)來得出此結(jié)果。

圖2.

因?yàn)?/p>

和

因此，通過在第二個(gè)方程中替換 V1，我們得到了

因?yàn)槲覀兛释?/p>

我們可以將上面的表達(dá)式修改為

通過簡化，我們發(fā)現(xiàn)

通過取消兩個(gè)部首，我們得到了預(yù)期的結(jié)果。從這里我們制作

其中

，然后選擇

通過簡化，我們發(fā)現(xiàn)

或

簡化為

所以

該模型假設(shè)分流器由電流源（高阻抗）如電感器驅(qū)動(dòng)。必須注意的是，圖2中的網(wǎng)絡(luò)不提供高頻濾波，因?yàn)轫憫?yīng)是平坦的。必須添加第二個(gè)極用于高頻滾降。用低阻抗（例如MOSFET源）驅(qū)動(dòng)分流器會(huì)在V1處引入一個(gè)極點(diǎn)。此極點(diǎn)發(fā)生在以下情況下

或

如果需要，可以通過插入帶有R2的零點(diǎn)來消除此極點(diǎn)。如果需要更高的精度，您可以嘗試使用R1和R2的電位計(jì)，并對(duì)C1進(jìn)行最佳猜測(cè)。

圖3.

測(cè)量這些超低電阻元件可能會(huì)使最昂貴的電感橋和網(wǎng)絡(luò)分析儀達(dá)到其容量極限。使用高頻掃描和最大激勵(lì)水平有助于將這些測(cè)量結(jié)果從本底噪聲中調(diào)高出來。但電路布局（如接地層）可能會(huì)改變測(cè)量結(jié)果。

總之，理想的檢流電阻似乎尚不存在。隨著電源輸出電流的持續(xù)上升，這些分流電阻可能很快就會(huì)進(jìn)入亞毫歐級(jí)。隨著工作頻率的增加，謹(jǐn)慎對(duì)待這些二階和三階效應(yīng)是很好的建議。

審核編輯：郭婷