亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

簡單講講RISC-V指令集CPU的參數(shù)

冬至配餃子 ? 來源:天奇工作室 ? 作者:LRC ? 2022-08-07 14:55 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

第二代CPU新鮮出爐。

下面簡單講講該CPU的參數(shù)。

poYBAGLvYTWAJ5kKAACYFY2VAk8677.png

CPU芯片封裝全貌

本次CPU采用32位RISC-V指令集架構(gòu)(一代是自己瞎編指令集)。指令集就是程序指令的集合,指引硬件如何設(shè)計、如何運(yùn)行。不同指令集的CPU運(yùn)行的程序是不同的,相同的指令集的CPU則基本可以兼容為此指令集編寫的程序。目前主流的指令集有電腦中的x86和手機(jī)中的ARMRISC-V作為一種新興的指令集架構(gòu),它汲取了之前的指令集的架構(gòu)的優(yōu)缺點,有著先天的優(yōu)勢。此外,它不同于老牌指令集架構(gòu),沒有需要為前代軟件兼容的困擾,可以說是無病一身輕,整個架構(gòu)輕盈簡單卻又高效。

poYBAGLvYVCAMttnAADYkAZcp_s051.png

第二級流水線

采用6級流水線設(shè)計(一代是單周期設(shè)計,可以理解成一級流水線)。流水線設(shè)計是CPU設(shè)計的一大難點,開始設(shè)計之初我曾考慮是否真的要直接上5級經(jīng)典流水線(一位學(xué)長曾勸我再改進(jìn)一次單周期CPU),最后竟然還多設(shè)計出了1級流水線。我先解釋一下流水線是什么。CPU中有很多部件(這些部件不一定有很清楚的邊界并且不一定是處于一個集中的位置),例如譯碼器(將指令翻譯成控制信號)、寄存器組(存放數(shù)據(jù)),ALU(計算單元)和存儲控制單元(控制讀取和寫入數(shù)據(jù))等等。單周期CPU執(zhí)行一條指令需要一個周期,在這整個周期中執(zhí)行指令需要分別用到上面所說的所有部件,用是都要用,但是在本周期的一個時間段中至多只能用到一個單元,那么這段時間中總有別的單元被閑置了,而這些單元是線性排布的,在用寄存器組之前必須先經(jīng)過譯碼器解碼,經(jīng)過ALU之前必須從寄存器組中讀取數(shù)據(jù)……比如說:一個時鐘周期是1s。譯碼占0.2s,從寄存器中讀數(shù)占0.2s,計算占0.4s,寫回數(shù)據(jù)占0.2s,加起來一共是1s。

如果我們每周期只用一個單元,讓多個指令依次使用這些單元,那么就可以極大提高CPU的執(zhí)行速度,這就是流水線技術(shù)。那么時鐘周期就縮短至0.4s(與耗時最長的那一步時間齊平),其中譯碼占0.2s,從寄存器中讀數(shù)占0.2s,計算占0.4s,寫回數(shù)據(jù)占0.2s。我們發(fā)現(xiàn)時鐘周期可以變短了,也就是頻率變高了,處理速度變快了。

其實聽起來也沒那么難嘛?考慮一下這個問題。假設(shè)第一條指令是把A寄存器中的數(shù)值和B寄存器的數(shù)值加起來放到C的寄存器里,第二條指令是把B寄存器的數(shù)值和C的寄存器的數(shù)值加起來放到A的寄存器中。那么第二個指令開始執(zhí)行到ALU(計算單元)的前端的時候就會發(fā)現(xiàn)第二條指令要用的C的數(shù)值呢?哦,前一條指令還沒算出C的數(shù)值,那怎么辦?那第二條指令還不能執(zhí)行。什么時候能執(zhí)行?第一條指令算好的時候。第一條指令什么時候算好?不知道……反正一堆麻煩。而且大多數(shù)真實情況是前面有十幾條指令要用C的數(shù)值,并且指令可能各不相同,有的是做做加法,有的可能是做做除法(異常耗時),有的甚至拿C寄存器的數(shù)值作為地址訪問內(nèi)存。你們可以想想這個問題要怎么解決。

pYYBAGLvYWmAWTN4AAG-Fnnl8i0271.png

端口寫入讀取寄存器組

第二條指令要等第一條指令。這種情況又被叫作沖突(hazard),沖突又被分為寄存器沖突和結(jié)構(gòu)沖突(好像是這兩個詞,意思領(lǐng)會到就行),這種屬于寄存器沖突。剛才說到,第二條指令不能等第一條指令,那么我們需要一種特殊的信號控制無指令的單元,這種信號叫作空泡(bubble)。那么回過來想,雖然用了流水線,但是因為各種沖突,指令可能也不能好好執(zhí)行幾個。相反,可能由于這復(fù)雜的控制電路和更高的電路運(yùn)行頻率,功耗變高了,芯片面積變大了,好像適得其反。那么我們就要講到第二代CPU的第二個亮點。

亂序執(zhí)行。什么第二個指令不能執(zhí)行?那第三個能嗎?第三個可以!那就先執(zhí)行第三個。這就是亂序執(zhí)行的全部邏輯。看起來也很簡單,但做起來確實不太容易。當(dāng)時設(shè)計之初也在考慮是否要實現(xiàn)亂序執(zhí)行,因為流水線的難度已經(jīng)很大了,亂序執(zhí)行再加下去難度簡直要爆炸,但是我轉(zhuǎn)念一想,如果流水線沒有亂序執(zhí)行,就像高樓沒有電梯(原諒我貧窮的比喻),發(fā)揮不出任何優(yōu)勢。最后還是硬著頭皮上了,竟然也成了……

poYBAGLvYYGARMRDAAEZvNT3m1c192.png

CPU保留站(解決沖突的,亂序執(zhí)行的重要位置)

除了上述所講的亮點之外,還有一些先進(jìn)之處。例如寄存器重命名、保留站、FIFO隊列等等。之后會再細(xì)講。


審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • ARM
    ARM
    +關(guān)注

    關(guān)注

    135

    文章

    9470

    瀏覽量

    387294
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5511

    瀏覽量

    128494
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11196

    瀏覽量

    222064
  • RISC-V
    +關(guān)注

    關(guān)注

    48

    文章

    2715

    瀏覽量

    51328
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    risc-v P擴(kuò)展(一) P指令集簡介

    解碼、醫(yī)學(xué)成像、計算機(jī)視覺、嵌入式控制、機(jī)器人技術(shù)、人機(jī)界面等。 P指令集擴(kuò)展提高了RISC-V CPU IP產(chǎn)品的DSP算法處理能力。隨著RISC-V P
    發(fā)表于 10-23 07:40

    RISC-V指令集手冊中F指令部分

    本文主要講解RISC-V指令集手冊中F指令部分 RISC-V標(biāo)準(zhǔn)中采用了符合IEEE 754-2008算術(shù)標(biāo)準(zhǔn)的單精度浮點計算指令,對于浮點
    發(fā)表于 10-22 08:18

    RISC-V B擴(kuò)展介紹及實現(xiàn)

    B擴(kuò)展簡介 RISCV B擴(kuò)展指的是RISCV用于位運(yùn)算加速的一個擴(kuò)展指令集,目的是使用一條指令實現(xiàn)原本需要2-3條指令才能實現(xiàn)的位操作指令。具體包含內(nèi)容如下: B擴(kuò)展就是
    發(fā)表于 10-21 13:01

    RISC-V 手冊

    以下是關(guān)于RISC-V的詳細(xì)介紹,結(jié)合其核心技術(shù)特點與當(dāng)前發(fā)展現(xiàn)狀:核心概念RISC-V(第五代精簡指令集)是一種基于精簡指令集RISC
    發(fā)表于 07-28 16:27 ?9次下載

    RISC-V和ARM有何區(qū)別?

    RISC-VARM是一種精簡指令集RISC),以該指令集為基礎(chǔ)的處理器通常被稱為ARM芯片,它在全球范圍內(nèi)得到了極為廣泛的應(yīng)用。而RISC-V
    的頭像 發(fā)表于 06-24 11:38 ?1612次閱讀
    <b class='flag-5'>RISC-V</b>和ARM有何區(qū)別?

    RISC-V核低功耗MCU指令集架構(gòu)(ISA)特點

    RISC-V核低功耗MCU通過開源生態(tài)、模塊化架構(gòu)與能效優(yōu)化技術(shù),成為物聯(lián)網(wǎng)、穿戴設(shè)備等領(lǐng)域的理想選擇?。 一、?開源與可定制性? 完全開源免費(fèi)?:RISC-V ISA無需專利授權(quán)費(fèi)用,允許開發(fā)者
    的頭像 發(fā)表于 04-23 10:01 ?940次閱讀

    直播預(yù)約 | 開源芯片系列講座第27期:RISC-V AI指令集的標(biāo)準(zhǔn)化與開源實現(xiàn)

    鷺島論壇開源芯片系列講座第27期「RISC-VAI指令集的標(biāo)準(zhǔn)化與開源實現(xiàn)」3月26日(周三)21:00精彩開播期待與您云相聚,共襄學(xué)術(shù)盛宴!|直播信息報告題目RISC-VAI指令集
    的頭像 發(fā)表于 03-10 17:55 ?1005次閱讀
    直播預(yù)約 | 開源芯片系列講座第27期:<b class='flag-5'>RISC-V</b> AI<b class='flag-5'>指令集</b>的標(biāo)準(zhǔn)化與開源實現(xiàn)

    RISC-V可能顛覆半導(dǎo)體行業(yè)格局的5種方式

    什么是RISC-VRISC-V是精簡指令集計算(V)的縮寫,是一種在半導(dǎo)體行業(yè)受到關(guān)注的開源指令集架構(gòu)。它定義了計算機(jī)
    的頭像 發(fā)表于 02-05 17:03 ?9次閱讀
    <b class='flag-5'>RISC-V</b>可能顛覆半導(dǎo)體行業(yè)格局的5種方式

    關(guān)于RISC-V芯片的應(yīng)用學(xué)習(xí)總結(jié)

    RISC-V芯片作為一種基于精簡指令集計算(RISC)原則的開源指令集架構(gòu)(ISA)芯片,近年來在多個領(lǐng)域展現(xiàn)出了廣泛的應(yīng)用潛力和顯著優(yōu)勢。以下是對
    發(fā)表于 01-29 08:38

    RISC-V MCU技術(shù)

    嘿,咱來聊聊RISC-V MCU技術(shù)哈。 這RISC-V MCU技術(shù)呢,簡單來說就是基于一個叫RISC-V指令集架構(gòu)做出的微控制器技術(shù)。
    發(fā)表于 01-19 11:50

    risc-v芯片在電機(jī)領(lǐng)域的應(yīng)用展望

    RISC-V作為一種開源的指令集架構(gòu),近年來在芯片設(shè)計領(lǐng)域嶄露頭角,并逐漸在電機(jī)控制領(lǐng)域展現(xiàn)出其獨特優(yōu)勢。隨著電機(jī)技術(shù)的不斷進(jìn)步和應(yīng)用需求的多樣化,RISC-V芯片有望為電機(jī)控制帶來更高效、更靈
    發(fā)表于 12-28 17:20

    RISC-V架構(gòu)及MRS開發(fā)環(huán)境回顧

    。RISC-V是一種特定指令集架構(gòu)。RISC-V指令集類似于INTEL的X86、ARM指令集,是一個被C
    發(fā)表于 12-16 23:08

    RISC-V指令集概述

    RISC-V就是RISC的第五代指令集架構(gòu)。而RISC-V目標(biāo)就是“成為一種完全開放的指令集架構(gòu),可被任何學(xué)術(shù)機(jī)構(gòu)或商業(yè)組織自由使用”。
    發(fā)表于 11-30 23:30

    關(guān)于RISC-V學(xué)習(xí)路線圖推薦

    一個號的RISC-V學(xué)習(xí)路線圖可以幫助學(xué)習(xí)者系統(tǒng)地掌握RISC-V架構(gòu)的相關(guān)知識。比如以下是一個較好的RISC-V學(xué)習(xí)路線圖: 一、基礎(chǔ)知識準(zhǔn)備 計算機(jī)體系結(jié)構(gòu)基礎(chǔ) : 了解計算機(jī)的基本組成、
    發(fā)表于 11-30 15:21

    什么是RISC-V?以及RISC-V和ARM、X86的區(qū)別

    是開放的,任何人都可以使用它來開發(fā)處理器芯片和其他硬件,而無需支付任何許可或使用費(fèi)用。RISC-V的設(shè)計簡單,易于擴(kuò)展和自定義,可以在各種應(yīng)用場景和市場中使用。 什么是指令集架構(gòu)? 指令集
    發(fā)表于 11-16 16:14