亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FIFO隊(duì)列的串口數(shù)據(jù)收發(fā)方法

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-07-12 09:16 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

01

前言

嵌入式軟件的開發(fā)中,串口是十分常用且基礎(chǔ)的功能。在需要批量發(fā)送數(shù)據(jù)的場(chǎng)合,可以使用while循環(huán)等待發(fā)送完成標(biāo)志位的方式,但是這種方式會(huì)占據(jù)主循環(huán),影響效率。也可以采用dma的方式,但是dma在發(fā)送數(shù)據(jù)時(shí)非常高效,但是批量接收數(shù)據(jù)時(shí),就很不靈活,特別是一些在串口數(shù)據(jù)中解析某種協(xié)議格式時(shí),很不方便。下面介紹一種利用串口中斷結(jié)合FIFO隊(duì)列的串口數(shù)據(jù)收發(fā)方法,結(jié)合了不阻塞批量發(fā)與靈活接收的優(yōu)點(diǎn),特別適用于串口協(xié)議收發(fā)的使用場(chǎng)景。

02

FIFO隊(duì)列

FIFO是英文First In First Out 的縮寫,是一種先進(jìn)先出的數(shù)據(jù)緩存器,順序?qū)懭霐?shù)據(jù),順序的讀出數(shù)據(jù),其數(shù)據(jù)地址由內(nèi)部讀寫指針自動(dòng)加1完成。相比于一個(gè)同等緩存大小的數(shù)值,F(xiàn)IFO就是多管理了一個(gè)先進(jìn)先出的功能,方便串口數(shù)據(jù)的存入和讀出。

Fifo在帶操作系統(tǒng)嵌入式軟件中都有現(xiàn)成的實(shí)現(xiàn),但是在基礎(chǔ)的嵌入軟件中,我們可以自己實(shí)現(xiàn)一個(gè)。

#define UART1_IN_FIFO_SIZE   100 //接收串口隊(duì)列的深度#define UART1_OUT_FIFO_SIZE 250 //發(fā)送串口隊(duì)列的深度
//頭文件函數(shù)列表FIFO_EXT u8 uart1infifo_data[UART1_IN_FIFO_SIZE];#define uart1infifo_count (uart1infifo_GetCount())FIFO_EXT u16 uart1infifo_front;FIFO_EXT u16 uart1infifo_rear;FIFO_EXT void uart1infifo_Clear(void);FIFO_EXT void uart1infifo_DataIn(u8 d);FIFO_EXT u8 uart1infifo_DataOut(void);FIFO_EXT u16 uart1infifo_GetSpace(void);FIFO_EXT u16 uart1infifo_GetCount(void);
//獲取串口1接收隊(duì)列緩存數(shù)u16 uart1infifo_GetCount(void){  u16 countR,countF;  countR = uart1infifo_rear;  countF = uart1infifo_front;  if (countR >=  countF)  {    return(countR - countF);  }  else  {    return(UART1_IN_FIFO_SIZE + countR - countF);  }}//清空串口1接收隊(duì)列void uart1infifo_Clear(void){  uart1infifo_front = UART1_IN_FIFO_SIZE -1;  uart1infifo_rear = uart1infifo_front;//  uart1infifo_count = 0;}//串口1接收隊(duì)列入數(shù)據(jù)void uart1infifo_DataIn(u8 d){  if (uart1infifo_count < UART1_IN_FIFO_SIZE)  {    uart1infifo_rear = (uart1infifo_rear +1) % UART1_IN_FIFO_SIZE;      uart1infifo_data[uart1infifo_rear] = d;  }}//串口1接收隊(duì)列出數(shù)據(jù)u8 uart1infifo_DataOut(void){  if (uart1infifo_rear !=  uart1infifo_front)  {    uart1infifo_front = (uart1infifo_front +1) % UART1_IN_FIFO_SIZE;    return(uart1infifo_data[uart1infifo_front]);  }  else  {    return(0xff);  }}

為了節(jié)省篇幅,串口1發(fā)送隊(duì)列就不詳細(xì)描述了,在接收隊(duì)列的基礎(chǔ)上稍加修改即可。

03

中斷收發(fā)串口

//串口發(fā)送函數(shù) void SendDataToUart1(u8 * pData, u16 len){  u8i;  //串口發(fā)送隊(duì)列將慢,等待一下數(shù)據(jù)發(fā)送  while(1){  if(uart1outfifo_GetSpace()>len+5)  {        break;      }      else      {        i = 0;      }    }    USART_ITConfig(USART1, USART_IT_TXE, DISABLE);  //關(guān)閉中斷,防止隊(duì)列的進(jìn)出會(huì)同時(shí)進(jìn)行    while (len --)    {          uart1outfifo_DataIn(*pData);      pData ++;    }      USART_ITConfig(USART1, USART_IT_TXE, ENABLE);}
//串口處理函數(shù)void USART1_IRQHandler(void){  if (USART_GetFlagStatus(USART1, USART_FLAG_RXNE))  {    uart1infifo_DataIn(USART_ReceiveData(USART1));//接收數(shù)據(jù)并放入串口接收隊(duì)列  //串口數(shù)據(jù)處理flag  }  else if (USART_GetFlagStatus(USART1, USART_FLAG_TXE))  {    if (uart1outfifo_count > 0)    {      USART_SendData(USART1, uart1outfifo_DataOut());//發(fā)隊(duì)列取出數(shù)據(jù)放入串口發(fā)送寄存器}else {      USART_ITConfig(USART1, USART_IT_TXE, DISABLE);    }  }}

04

串口數(shù)據(jù)處理

不定長(zhǎng)數(shù)據(jù)包超時(shí)處理

在上節(jié)的“串口數(shù)據(jù)處理flag”處,加入超時(shí)的標(biāo)記g_uartTimeOut = n;并在定時(shí)器中斷中倒計(jì)時(shí)g_uartTimeOut,減到0后,產(chǎn)生數(shù)據(jù)包處理標(biāo)志gb_needDealUartPkg = 1。主循環(huán)掃到gb_needDealUartPkg是1后,讀出uart1infifo中的全部數(shù)據(jù)進(jìn)行解包處理。

不定長(zhǎng)數(shù)據(jù)包按內(nèi)容格式處理

?在上節(jié)的“串口數(shù)據(jù)處理flag”處,加入比對(duì)數(shù)據(jù)包格式的函數(shù),當(dāng)格式滿足要求時(shí),將整個(gè)數(shù)據(jù)包存入數(shù)據(jù)包隊(duì)列(參照前面的串口數(shù)據(jù)接收函數(shù),寫一個(gè)接收隊(duì)列,接收的數(shù)據(jù)為數(shù)據(jù)包結(jié)構(gòu)體)。主循環(huán)掃描數(shù)據(jù)包隊(duì)列的緩存數(shù),有就去處理。

定長(zhǎng)數(shù)據(jù)包處理

主循環(huán)中掃描uart1infifo_count,當(dāng)達(dá)到定長(zhǎng)后,讀出uart1infifo中的定長(zhǎng)數(shù)據(jù)進(jìn)行解包處理。

原文標(biāo)題:嵌入式軟件中的串口收發(fā)隊(duì)列設(shè)計(jì)方法

文章出處:【微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯:彭靜

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 操作系統(tǒng)
    +關(guān)注

    關(guān)注

    37

    文章

    7277

    瀏覽量

    128258
  • fifo
    +關(guān)注

    關(guān)注

    3

    文章

    403

    瀏覽量

    45391
  • 串口數(shù)據(jù)
    +關(guān)注

    關(guān)注

    0

    文章

    34

    瀏覽量

    14226

原文標(biāo)題:嵌入式軟件中的串口收發(fā)隊(duì)列設(shè)計(jì)方法

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于環(huán)形隊(duì)列的UART收發(fā)回顯實(shí)驗(yàn)

    在實(shí)際項(xiàng)目開發(fā)中,由于有些串口不具備FIFO(如SCI1和SCI2)或FIFO的buffer比較小,這可能會(huì)在數(shù)據(jù)處理速度小于數(shù)據(jù)接收速度的
    的頭像 發(fā)表于 10-27 13:51 ?1510次閱讀
    基于環(huán)形<b class='flag-5'>隊(duì)列</b>的UART<b class='flag-5'>收發(fā)</b>回顯實(shí)驗(yàn)

    【CW32】uart_obj_fw 輕量級(jí)串口框架

    隊(duì)列實(shí)現(xiàn),進(jìn)行簡(jiǎn)化處理,保留最核心的功能,對(duì)于數(shù)據(jù)FIFO操作,分析了拷貝原數(shù)據(jù)的劣勢(shì),采用了類似拷貝指針的方式,減少內(nèi)存占用,提高效率。同時(shí)
    的頭像 發(fā)表于 09-29 18:02 ?7272次閱讀

    GD32的串口DMA收發(fā)數(shù)據(jù)失敗怎么解決?

    我在使用RTT的GD32F303的BSP時(shí),配置使用串口DMA收發(fā)(rt_device_open),發(fā)現(xiàn)錯(cuò)誤,最終無法收發(fā)數(shù)據(jù),對(duì)比了STM32的BSP發(fā)現(xiàn)在drv_usart.c中
    發(fā)表于 09-17 06:04

    rtt vision board openmv串口收發(fā)數(shù)據(jù),接收到的是亂碼,為什么?

    利用ttl轉(zhuǎn)Usb ,利用電腦上的串口調(diào)試助手發(fā)送或者接收數(shù)據(jù),接收到的是亂碼,將板子上的rx,tx短接,可以正常收發(fā)
    發(fā)表于 09-15 06:09

    求助,關(guān)于串口設(shè)備驅(qū)動(dòng)fifo問題

    現(xiàn)象,一包數(shù)據(jù)包含兩包; 2、大數(shù)據(jù)包出現(xiàn)斷包現(xiàn)象,從未收到完整包; 自己查看認(rèn)為:串口設(shè)備驅(qū)動(dòng)中的fifo不是環(huán)形buf,調(diào)用rt_serial_read();并沒有把buf中的字節(jié)
    發(fā)表于 09-12 08:18

    【RA-Eco-RA6M4開發(fā)板評(píng)測(cè)】串口收發(fā)測(cè)試與基于FIFO串口驅(qū)動(dòng)

    基于FIFO串口驅(qū)動(dòng)。接收中斷接收數(shù)據(jù)FIFO,讀接口從FIFO取數(shù),這樣解耦了應(yīng)用層底層操作。發(fā)送也是類似,簡(jiǎn)單起見這里發(fā)送使用查詢方
    發(fā)表于 07-19 22:19

    NVME控制器之隊(duì)列管理模塊

    隊(duì)列管理模塊是整個(gè)NVMe Host控制器的核心模塊,該模塊實(shí)現(xiàn)了提交隊(duì)列與完成隊(duì)列的管理,多隊(duì)列請(qǐng)求的仲裁判決等功能。隊(duì)列管理模塊中含有
    的頭像 發(fā)表于 05-03 15:32 ?359次閱讀
    NVME控制器之<b class='flag-5'>隊(duì)列</b>管理模塊

    智多晶FIFO_Generator IP介紹

    FIFO_Generator是智多晶設(shè)計(jì)的一款通用型FIFO IP。當(dāng)前發(fā)布的FIFO_Generator IP是2.0版本,相比之前的1.1版本主要新增了非等比輸入輸出數(shù)據(jù)位寬支持和
    的頭像 發(fā)表于 04-25 17:24 ?1356次閱讀
    智多晶<b class='flag-5'>FIFO</b>_Generator IP介紹

    基于FPGA的FIFO實(shí)現(xiàn)

    FIFO(First in First out)為先進(jìn)先出隊(duì)列,具有存儲(chǔ)功能,可用于不同時(shí)鐘域間傳輸數(shù)據(jù)以及不同的數(shù)據(jù)寬度進(jìn)行數(shù)據(jù)匹配。如其
    的頭像 發(fā)表于 04-09 09:55 ?1038次閱讀
    基于FPGA的<b class='flag-5'>FIFO</b>實(shí)現(xiàn)

    AXI接口FIFO簡(jiǎn)介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Native接口FIFO支持的應(yīng)用外,AXI FIFO
    的頭像 發(fā)表于 03-17 10:31 ?1605次閱讀
    AXI接口<b class='flag-5'>FIFO</b>簡(jiǎn)介

    解鎖TSMaster fifo函數(shù):報(bào)文讀取的高效方法

    前言:TSMaster目前有兩種讀取報(bào)文的模式:回調(diào)函數(shù)模式和fifo模式。fifo函數(shù)是TSMaster近期新增的函數(shù),本文將重點(diǎn)介紹fifo模塊。關(guān)于回調(diào)函數(shù)的使用方法可以參考幫助
    的頭像 發(fā)表于 03-14 20:04 ?820次閱讀
    解鎖TSMaster <b class='flag-5'>fifo</b>函數(shù):報(bào)文讀取的高效<b class='flag-5'>方法</b>

    JavaWeb消息隊(duì)列使用指南

    用程序的通信方法,允許異步傳輸消息,并且具有存儲(chǔ)和轉(zhuǎn)發(fā)消息的能力。它主要解決以下問題: 異步處理 :允許系統(tǒng)組件異步處理任務(wù),提高響應(yīng)速度。 解耦系統(tǒng) :不同系統(tǒng)組件之間通過消息隊(duì)列通信,降低耦合度。 流量削峰 :在高流量情況下,消息隊(duì)
    的頭像 發(fā)表于 11-25 09:27 ?815次閱讀

    【代碼分享】基于樂鑫ESP32的串口不定長(zhǎng)數(shù)據(jù)接收方法

    【代碼分享】基于樂鑫ESP32的串口不定長(zhǎng)數(shù)據(jù)接收方法
    的頭像 發(fā)表于 11-15 01:02 ?1771次閱讀
    【代碼分享】基于樂鑫ESP32的<b class='flag-5'>串口</b>不定長(zhǎng)<b class='flag-5'>數(shù)據(jù)</b>接收<b class='flag-5'>方法</b>

    為什么同一個(gè)隊(duì)列引用的全局變量,運(yùn)行在兩個(gè)子vi中發(fā)現(xiàn)隊(duì)列數(shù)據(jù)丟失了

    我創(chuàng)建了一個(gè)隊(duì)列,然后將隊(duì)列引用做了個(gè)全局變量,運(yùn)行在兩個(gè)子vi中,一個(gè)是只入隊(duì)列,另一個(gè)是只出隊(duì)列。但我發(fā)現(xiàn),一個(gè)字vi數(shù)據(jù)
    發(fā)表于 11-14 11:47

    FIFO Generator的Xilinx官方手冊(cè)

    FIFO作為FPGA崗位求職過程中最常被問到的基礎(chǔ)知識(shí)點(diǎn),也是項(xiàng)目中最常被使用到的IP,其意義是非常重要的。本文基于對(duì)FIFO Generator的Xilinx官方手冊(cè)的閱讀與總結(jié),匯總主要知識(shí)點(diǎn)
    的頭像 發(fā)表于 11-12 10:46 ?2378次閱讀
    <b class='flag-5'>FIFO</b> Generator的Xilinx官方手冊(cè)