ISE版本為14.7

1、時鐘IP核(Clocking Wizard)

第一頁

Clocking Features選項框中：

(1)Frequency synthesis選項是允許輸出與輸入時鐘不同頻率的時鐘。

(2)Phase alignment選項是相位鎖定，也就是將輸出始終的相位和一個參考時鐘同步，大多是和輸入時鐘同步。

(3)Minimize power選項為降低功耗，也就是資源，取而代之的是相位、頻率的偏差，對于對時鐘要求不高、資源有限的情況下可以使用，一般不推薦選此選項。

(4)Dynamic Phase Shift該選項為提供動態(tài)相移功能，選上此選項之后，可以在輸入端控制相移，并有相移完成之后的反饋，相移步進(jìn)長度為固定的幾個值。

Jitter Optimization選項框中：

(1)Balanced就是在抖動優(yōu)化時選擇比較均衡的正確帶寬。(一般選這個)

(2)Minimize output jitter：使輸出時鐘抖動最小，但是可能會增加功耗或資源，可能導(dǎo)致輸出相位錯誤。

(3)Maximize input jitter filtering：該選項表示可使輸入時鐘抖動變大，但是可能會導(dǎo)致輸出時鐘抖動變大。

其他選項按照圖中選擇。

第二頁

選擇輸出CLK端口

第三頁

可選端口，可根據(jù)實際應(yīng)用選擇，一般情況下reset，locked選上。

第四頁

第五頁

可對端口進(jìn)行重命名。

2、FIFO IP核(FIFO Generator)

fifo是一種先進(jìn)先出的數(shù)據(jù)存儲和緩沖器，其本質(zhì)是RAM。fifo的位寬就是每個數(shù)據(jù)的位寬，fifo的深度簡單來說是需要存多少個數(shù)據(jù)。fifo有同步fifo和異步fifo兩種，同步即讀寫時鐘相同，異步fifo即讀寫時鐘不同。一般異步fifo用的較多，用來處理跨時鐘域的問題。

第一頁

接口類型選擇Native類型的，AXI4是與DMA或與其他有AXI4接口通信時使用的。

第二頁

(1)選擇異步時鐘，F(xiàn)IFO的主要功能就是用在異步時鐘域作為緩存，所以選擇獨立時鐘的模式使用范圍更廣。

(2)Memory Type :常用的有Block Ram 和 Distrubtion RAM ,前者使用片上ROM作為緩存，后者使用LUT邏輯資源搭建RAM緩存，如果使用FIFO不大，或者資源充足的情況下，使用Block RAM。

第三頁

(1)Read Mode：First-word Fall-Through 與 Stanbdard FIFO 的區(qū)別是，Standard FIFO為當(dāng)給出讀使能后，數(shù)據(jù)會延遲一拍；First-Word Fall-Through 則是當(dāng)給出讀使能，立即給出數(shù)據(jù)。

(2)根據(jù)自己的需求設(shè)置位寬和深度

第四頁

Almost Full Flag 和 Almost Empty Flag 指示FIFIO快要滿/空，根據(jù)需求選擇。

第五頁

Programmable Full Type 和 Programmable Empty Type 是：根據(jù)需要設(shè)置提前多少個數(shù)據(jù)來給自己提示即將寫滿還是即將讀空。

第六頁

默認(rèn)設(shè)置

第七頁

最后給出設(shè)置的fifo的報告，點擊generate生成IP核心。

3、RAM IP核(Block Memory Generator)

第一頁

InterfaceType選擇Native

第二頁

Single Port RAM：單口RAM

ADDRA 為地址線
DINA 為數(shù)據(jù)輸入端
ENA 為可選端口，在其為高電平時，才使能
WEA 為寫使能“當(dāng)其為高電平時，DINA數(shù)據(jù)才會被寫入對應(yīng)的地址
DOUTA 為A輸出端
CLKA 為時鐘線

第三頁

配置寫入寬度和深度

第四頁

加載coe文件：

memory_initialization_radix = 10; //數(shù)據(jù)進(jìn)制

memory_initialization_vector =1,2,3;//數(shù)據(jù)，數(shù)據(jù)以分號結(jié)束

第五六頁

默認(rèn)設(shè)置。

原文標(biāo)題：Xilinx常用IP核配置

文章出處：【微信公眾號：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。