亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

RapidStream:FPGA HLS設(shè)計(jì)的并行物理實(shí)現(xiàn)

SSDFans ? 來源:SSDFans ? 作者: EVE ? 2022-05-25 09:50 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGA的布局布線軟件向來跑得很慢。事實(shí)上,F(xiàn)PGA供應(yīng)商已經(jīng)花了很大的精力使其設(shè)計(jì)軟件在多核處理器上運(yùn)行得更快。

最近,在ACM的FPGA 2022會(huì)議上發(fā)表了一篇題為“RapidStream: FPGA HLS設(shè)計(jì)的并行物理實(shí)現(xiàn)”的論文,論文中描述了一種非常有趣的方法,通過FPGA設(shè)計(jì)軟件推動(dòng)HLS設(shè)計(jì)更快地運(yùn)行在多核處理器上。

這篇論文由UCLA、AMD-Xilinx、根特大學(xué)和康奈爾大學(xué)的研究團(tuán)隊(duì)撰寫,描述了RapidStream自動(dòng)分區(qū)算法,將數(shù)據(jù)流設(shè)計(jì)分割成多個(gè)“island”,在劃分的island之間插入“anchor regions”,然后通過anchor regions中的寄存器將每個(gè)island的信號連起來整合到整個(gè)設(shè)計(jì)中。

所有這些劃分和拼接背后的目的是將HLS設(shè)計(jì)分割成小塊,交付給現(xiàn)代服務(wù)器中的多個(gè)核心。這種策略已經(jīng)有悠久的歷史,現(xiàn)在被用于加速FPGA的開發(fā)。

這個(gè)過程有三個(gè)主要的HLS級約束:

1、非重疊分區(qū)——并行化不同island的物理實(shí)現(xiàn);

2、流水線化的island間連接——每個(gè)island間連接都流水線化,以滿足時(shí)序要求;

3、直接連接——每個(gè)island只能與相鄰的island直接連接。當(dāng)并行化設(shè)計(jì)布局布線時(shí),這個(gè)約束是至關(guān)重要的。

(注意:這些約束與用于控制邏輯綜合的各種約束完全不同,它處于一個(gè)更高的層次。)

RapidStream的開發(fā)者將數(shù)據(jù)流設(shè)計(jì)定義為一組并行處理元素(processing element,簡稱PE)和一組根據(jù)設(shè)計(jì)的數(shù)據(jù)流需求將PE連接起來的FIFO。PE內(nèi)部可以很復(fù)雜,但只能通過FIFO接口與其他PE進(jìn)行數(shù)據(jù)通信

如上所述,RapidStream將FPGA fabric劃分為兩種region:大小相同的region和在相鄰region之間以窄列和行放置的anchor region。有趣的是,RapidStream似乎是專門為AMD-Xilinx Virtex UltraScale+ FPGA構(gòu)建的,這是由FPGAchiplet(AMD-Xilinx語言中的超級邏輯區(qū)域,簡稱SLR)制成的2.5D器件。

a247143c-dbbf-11ec-ba43-dac502259ad0.png

這篇論文包含了幾個(gè)描述RapidStream工作性能的圖表。下圖顯示了在分區(qū)后,六種不同的數(shù)據(jù)流設(shè)計(jì)與沒有分區(qū)的流水線/非流水線版本時(shí)鐘速率的比較。

a2b9d65c-dbbf-11ec-ba43-dac502259ad0.png

從上圖可以看出,RapidStream比所有非流水線版本的時(shí)鐘速率更高。這是意料之中的,因?yàn)榱魉€是FPGA時(shí)鐘速度改進(jìn)的核心。然而,六種情況中,有五種情況RapidStream的結(jié)果比相同設(shè)計(jì)的流水線RTL版本要好,這個(gè)結(jié)果要引起我們的注意。

下面是布局布線的時(shí)間結(jié)果對比:

a33394ce-dbbf-11ec-ba43-dac502259ad0.png

RapidStream的布局布線運(yùn)行時(shí)間比未分區(qū)設(shè)計(jì)的結(jié)果要好得多。這是因?yàn)镽apidStream可以將每個(gè)分區(qū)送給不同的處理器核心來布局布線。

雖然FPGA供應(yīng)商試圖讓布局布線算法在多核處理器上工作得更快,但RapidStream的開發(fā)人員根據(jù)經(jīng)驗(yàn)發(fā)現(xiàn),如果FPGA設(shè)計(jì)沒有分區(qū),在超過兩個(gè)處理器核心上運(yùn)行AMD-Xilinx Vivado設(shè)計(jì)工具時(shí)并沒有太大改善。

如果有讀者正在用FPGA開發(fā)HLS設(shè)計(jì)——特別是AMD-Xilinx FPGA,那么應(yīng)該會(huì)對RapidStream感興趣。更細(xì)節(jié)的內(nèi)容可以在GitHub上找到。

原文標(biāo)題:HLS分區(qū)加速FPGA布局布線!

文章出處:【微信公眾號:SSDFans】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1652

    文章

    22234

    瀏覽量

    628604
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2190

    瀏覽量

    129451
  • 布局布線
    +關(guān)注

    關(guān)注

    1

    文章

    90

    瀏覽量

    15485
  • HLS
    HLS
    +關(guān)注

    關(guān)注

    1

    文章

    133

    瀏覽量

    25475

原文標(biāo)題:HLS分區(qū)加速FPGA布局布線!

文章出處:【微信號:SSDFans,微信公眾號:SSDFans】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫測試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點(diǎn)。在FPGA實(shí)現(xiàn)SRAM讀寫測試,包括設(shè)計(jì)SRA
    的頭像 發(fā)表于 10-22 17:21 ?3770次閱讀
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實(shí)現(xiàn)</b>SRAM的讀寫測試

    基于FPGA的壓縮算法加速實(shí)現(xiàn)

    本設(shè)計(jì)中,計(jì)劃實(shí)現(xiàn)對文件的壓縮及解壓,同時(shí)優(yōu)化壓縮中所涉及的信號處理和計(jì)算密集型功能,實(shí)現(xiàn)對其的加速處理。本設(shè)計(jì)的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA
    的頭像 發(fā)表于 07-10 11:09 ?1949次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實(shí)現(xiàn)</b>

    如何在Unified IDE中創(chuàng)建視覺庫HLS組件

    最近我們分享了開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE)和開發(fā)者分享|AMD Vitis HLS 系列 2:AMD
    的頭像 發(fā)表于 07-02 10:55 ?1013次閱讀
    如何在Unified IDE中創(chuàng)建視覺庫<b class='flag-5'>HLS</b>組件

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的 Vitis HLS。
    的頭像 發(fā)表于 06-20 10:06 ?1751次閱讀
    使用AMD Vitis Unified IDE創(chuàng)建<b class='flag-5'>HLS</b>組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個(gè) HLS IP,通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS
    的頭像 發(fā)表于 06-13 09:50 ?1137次閱讀
    如何使用AMD Vitis <b class='flag-5'>HLS</b>創(chuàng)建<b class='flag-5'>HLS</b> IP

    并行CRC實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《并行CRC實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 05-20 17:26 ?0次下載

    Vivado HLS設(shè)計(jì)流程

    為了盡快把新產(chǎn)品推向市場,數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級的提升”這兩個(gè)方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發(fā)表于 04-16 10:43 ?1259次閱讀
    Vivado <b class='flag-5'>HLS</b>設(shè)計(jì)流程

    如何使用FPGA驅(qū)動(dòng)并行ADC和DAC芯片,使用不同編碼方式的ADC與DAC時(shí)的注意事項(xiàng)

    ADC和DAC是FPGA與外部信號的接口,從數(shù)據(jù)接口類型的角度劃分,有低速的串行接口和高速的并行接口。FPGA經(jīng)常用來采集中高頻信號,因此使用并行ADC和DAC居多。本文將介紹如何使用
    的頭像 發(fā)表于 03-14 13:54 ?1681次閱讀
    如何使用<b class='flag-5'>FPGA</b>驅(qū)動(dòng)<b class='flag-5'>并行</b>ADC和DAC芯片,使用不同編碼方式的ADC與DAC時(shí)的注意事項(xiàng)

    FPGA+AI王炸組合如何重塑未來世界:看看DeepSeek東方神秘力量如何預(yù)測......

    ,涵蓋了通信、人工智能、工業(yè)自動(dòng)化、視頻處理等多個(gè)領(lǐng)域: ? 通信行業(yè):用于基站、網(wǎng)絡(luò)邊緣計(jì)算等場景,處理復(fù)雜的物理協(xié)議和邏輯控制。 ? 人工智能:FPGA并行處理能力使其在高性能計(jì)算應(yīng)用中表
    發(fā)表于 03-03 11:21

    使用HLS流程設(shè)計(jì)和驗(yàn)證圖像信號處理設(shè)備

    STMicroelectronics成像部門負(fù)責(zé)向消費(fèi)者、工業(yè)、安全和汽車市場提供創(chuàng)新的成像技術(shù)和產(chǎn)品。該團(tuán)隊(duì)精心制定了一套通過模板實(shí)現(xiàn)的High-Level Synthesis(HLS)高層次綜合流程,使得上述產(chǎn)品能夠迅速上市。對于汽車市場,該流程符合ISO 26262
    的頭像 發(fā)表于 01-08 14:39 ?1047次閱讀
    使用<b class='flag-5'>HLS</b>流程設(shè)計(jì)和驗(yàn)證圖像信號處理設(shè)備

    基于FPGA實(shí)現(xiàn)圖像直方圖設(shè)計(jì)

    簡單,單采用FPGA實(shí)現(xiàn)直方圖的統(tǒng)計(jì)就稍顯麻煩。若使用Xilinx和Altera的FPGA芯片,可以使用HLS來進(jìn)行圖像的加速處理。但這暫時(shí)不是我的重點(diǎn)。 用C語言
    的頭像 發(fā)表于 12-24 10:24 ?1098次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>圖像直方圖設(shè)計(jì)

    MATLA B助力數(shù)字與模擬芯片設(shè)計(jì):高效實(shí)現(xiàn)HLS、UCIe和UVM

    ? 本文將分享 MathWorks 參與 中國集成電路設(shè)計(jì)業(yè)高峰論壇暨展覽會(huì) ICCAD-Expo 的展臺展示以及發(fā)表主題演講《MATLAB 加速數(shù)字和模擬芯片設(shè)計(jì)--高效實(shí)現(xiàn) HLS、UCIe
    的頭像 發(fā)表于 12-20 11:11 ?1112次閱讀
    MATLA B助力數(shù)字與模擬芯片設(shè)計(jì):高效<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>HLS</b>、UCIe和UVM

    助力AIoT應(yīng)用:在米爾FPGA開發(fā)板上實(shí)現(xiàn)Tiny YOLO V4

    受限的設(shè)備上運(yùn)行,尤其在低功耗、實(shí)時(shí)檢測的邊緣計(jì)算設(shè)備中表現(xiàn)出色。相比傳統(tǒng) GPU,FPGA 能在小面積和低功耗下實(shí)現(xiàn)類似的推理性能,非常契合 AIoT 應(yīng)用。像米爾 ZU3EG 這樣的 FPGA
    發(fā)表于 12-06 17:18

    FPGA 實(shí)時(shí)信號處理應(yīng)用 FPGA在圖像處理中的優(yōu)勢

    現(xiàn)場可編程門陣列(FPGA)是一種高度靈活的硬件平臺,它允許開發(fā)者根據(jù)特定應(yīng)用需求定制硬件邏輯。在實(shí)時(shí)信號處理和圖像處理領(lǐng)域,FPGA因其獨(dú)特的優(yōu)勢而受到青睞。 1. 并行處理能力 FPGA
    的頭像 發(fā)表于 12-02 10:01 ?2235次閱讀

    請問如何接收并處理ads8411的2Msps@16bit并行數(shù)據(jù)?

    請問如何接收并處理ads8411的2Msps@16bit并行數(shù)據(jù)? 我之前沒有接觸過mcu,對fpga比較熟悉;設(shè)想直接將ADC的并行數(shù)據(jù)輸出接到mcu的IO口, 1. mcu的并口能接收這個(gè)速率
    發(fā)表于 11-22 06:26