亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

X-FAB宣布升級(jí)其襯底耦合分析工具,將BCD-on-SOI工藝納入其中

21克888 ? 來源:廠商供稿 ? 作者:X-FAB ? 2022-04-21 17:37 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

中國北京,2022年4月21日——全球公認(rèn)的卓越的模擬/混合信號(hào)晶圓代工廠X-FAB Silicon Foundries(“X-FAB”)今日宣布,擴(kuò)展其SubstrateXtractor工具應(yīng)用范圍,讓用戶可以借助這一工具檢查不想要的襯底耦合效應(yīng)。作為全球首家為BCD-on-SOI工藝提供此類分析功能的代工廠,X-FAB將這一最初面向XH018和XP018 180nmBulk CMOS工藝開發(fā)的工具,新增了其對XT018 180nm BCD-on-SOI工藝的支持,作為BulkCMOS工藝外的一項(xiàng)補(bǔ)充。通過使用新的SubstrateXtractor升級(jí)版本,可以加速SOI相關(guān)的產(chǎn)品開發(fā),避免多次迭代。

圖為X-FAB工程師正在使用襯底耦合分析工具


最初的SubstrateXtractor由X-FAB與EDA合作伙伴PN Solutions(基于其廣泛使用的PNAware產(chǎn)品)合作開發(fā),于2019年發(fā)布。利用這一工具,客戶能夠解決半導(dǎo)體襯底內(nèi)有源和無源元件間相互作用所造成的耦合問題(無論這些元件作為電路本身的一部分,還是以寄生方式存在)---其所帶來的顯著優(yōu)勢使客戶的項(xiàng)目能夠更迅速地進(jìn)入市場。PN Solutions的PNAwareRC工具支持SOI工藝,由此進(jìn)一步增強(qiáng)了平臺(tái)的功能并擴(kuò)大了其吸引力。

X-FAB的XT018工藝BOX/DTI功能可以將芯片上的組成功能模塊相互隔離,適用于需要與數(shù)字模塊去耦合的敏感模擬模塊,或必須與高壓驅(qū)動(dòng)電路隔離的低噪聲放大器。此工藝也使得多通道的設(shè)計(jì)實(shí)現(xiàn)更加容易,因?yàn)閄T018中的電路被有效地放置在其自身獨(dú)立的襯底中,從而減少了串?dāng)_。

在基于SOI的集成電路中,利用SubstrateXtractor實(shí)現(xiàn)襯底耦合分析的能力對于客戶來說極具價(jià)值。雖然SOI工藝中的有源部分可以通過BOX和DTI完全介電隔離,有源部分被隔離之后就如同各自孤立一般,但無源R和C耦合仍然可能存在。得益于這一升級(jí)版新工具,可以為DTI和BOX產(chǎn)生的橫向和縱向耦合路徑提取無源RC網(wǎng)絡(luò),并經(jīng)由對無源耦合網(wǎng)絡(luò)的仿真,評估它們對集成電路的影響。此類新增的版圖后抽取寄生的關(guān)鍵應(yīng)用,包括工業(yè)及汽車系統(tǒng)中使用的大電流和高電壓器件等。

“消除襯底耦合是一項(xiàng)具有挑戰(zhàn)性的任務(wù)。通過支持對我們XT018 BCD-on-SOI工藝相關(guān)的寄生元素的提取,客戶將能夠模擬電路模塊的耦合,并識(shí)別對性能不利的干擾因素?!盭-FAB設(shè)計(jì)支持總監(jiān)Lars Bergmann表示,“在涉及非常大的干擾電壓或在個(gè)位數(shù)GHz范圍內(nèi)的高頻情況下,這一功能擴(kuò)展將極具意義?!?br />
縮略語:

BOX 埋入式氧化物

BCD Bipolar CMOS DMOS

DTI 深槽隔離

EDA 電子設(shè)計(jì)自動(dòng)化

RC 電阻-電容

SOI 絕緣體上硅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    462

    文章

    53334

    瀏覽量

    456209
  • X-FAB
    +關(guān)注

    關(guān)注

    1

    文章

    17

    瀏覽量

    9437
  • FD-SOI工藝
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    1287
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    SOI工藝技術(shù)介紹

    在半導(dǎo)體行業(yè)持續(xù)追求更高性能、更低功耗的今天,一種名為“SOI(Silicon-On-Insulator)”的工藝技術(shù)逐漸成為行業(yè)焦點(diǎn)。無論是智能手機(jī)、自動(dòng)駕駛汽車,還是衛(wèi)星通信系統(tǒng),SOI技術(shù)都在幕后扮演著關(guān)鍵角色。
    的頭像 發(fā)表于 10-21 17:34 ?606次閱讀
    <b class='flag-5'>SOI</b><b class='flag-5'>工藝</b>技術(shù)介紹

    芯原亮相第十屆上海FD-SOI論壇

    2025年9月25日,第十屆上海FD-SOI論壇在浦東香格里拉酒店圓滿舉辦。本次論壇由芯原股份 (簡稱“芯原”)、新傲科技和新傲芯翼主辦,SEMI中國和SOI國際產(chǎn)業(yè)聯(lián)盟協(xié)辦。超過300位來自襯底
    的頭像 發(fā)表于 10-13 16:45 ?705次閱讀

    一文詳解SOI異質(zhì)結(jié)襯底

    SOI(silicon-on-insulator,絕緣襯底上的硅)技術(shù)的核心設(shè)計(jì),是在頂層硅與硅襯底之間引入一層氧化層,這層氧化層可將襯底硅與表面的硅器件層有效分隔(見圖 1)。
    的頭像 發(fā)表于 09-22 16:17 ?4468次閱讀
    一文詳解<b class='flag-5'>SOI</b>異質(zhì)結(jié)<b class='flag-5'>襯底</b>

    一文詳解BSIM-SOI模型

    隨著半導(dǎo)體工藝進(jìn)入納米尺度,傳統(tǒng)體硅(Bulk CMOS)技術(shù)面臨寄生電容大、閂鎖效應(yīng)等瓶頸。SOI技術(shù)憑借埋氧層(BOX)的物理隔離優(yōu)勢,成為航空航天、5G通信等領(lǐng)域的核心技術(shù)。本篇介紹一下業(yè)界SOI
    的頭像 發(fā)表于 09-22 10:41 ?939次閱讀
    一文詳解BSIM-<b class='flag-5'>SOI</b>模型

    IQM 宣布 Resonance 量子云平臺(tái)重大升級(jí),推出全新軟件開發(fā)工具

    全球領(lǐng)先的量子計(jì)算機(jī)制造商 IQM Quantum Computers 今日宣布,量子計(jì)算云平臺(tái) IQM Resonance 迎來重大升級(jí)。本次升級(jí)引入了全新的軟件
    的頭像 發(fā)表于 07-11 11:03 ?375次閱讀

    電動(dòng)汽車時(shí)代,BCD工藝成為關(guān)鍵

    電子發(fā)燒友網(wǎng)綜合報(bào)道? 隨著汽車電動(dòng)化的演進(jìn),BCD工藝在汽車半導(dǎo)體領(lǐng)域正在變得越來越關(guān)鍵。 ? BCD即Bipolar-CMOS-DMOS,顧名思義這種工藝
    的頭像 發(fā)表于 07-05 00:06 ?8533次閱讀

    切割進(jìn)給量與碳化硅襯底厚度均勻性的量化關(guān)系及工藝優(yōu)化

    引言 在碳化硅襯底加工過程中,切割進(jìn)給量是影響厚度均勻性的關(guān)鍵工藝參數(shù)。深入探究二者的量化關(guān)系,并進(jìn)行工藝優(yōu)化,對提升碳化硅襯底質(zhì)量、滿足
    的頭像 發(fā)表于 06-12 10:03 ?441次閱讀
    切割進(jìn)給量與碳化硅<b class='flag-5'>襯底</b>厚度均勻性的量化關(guān)系及<b class='flag-5'>工藝</b>優(yōu)化

    碳化硅襯底厚度測量探頭溫漂與材料各向異性的耦合影響研究

    在碳化硅襯底厚度測量中,探頭溫漂與材料各向異性均會(huì)影響測量精度,且二者相互作用形成耦合效應(yīng)。深入研究這種耦合影響,有助于揭示測量誤差根源,為優(yōu)化測量探頭性能提供理論支撐。 耦合影響機(jī)
    的頭像 發(fā)表于 06-11 09:57 ?552次閱讀
    碳化硅<b class='flag-5'>襯底</b>厚度測量探頭溫漂與材料各向異性的<b class='flag-5'>耦合</b>影響研究

    創(chuàng)飛芯90nm BCD工藝OTP IP模塊規(guī)模量產(chǎn)

    一站式 NVM 存儲(chǔ) IP 供應(yīng)商創(chuàng)飛芯(CFX)今日宣布,反熔絲一次性可編程(OTP)技術(shù)繼 2021年在國內(nèi)第一家代工廠實(shí)現(xiàn)量產(chǎn)后,2024 年在國內(nèi)多家代工廠關(guān)于 90nm BCD
    的頭像 發(fā)表于 01-20 17:27 ?1444次閱讀

    Design House與Fab的關(guān)系

    Fab)形成互補(bǔ)關(guān)系。它負(fù)責(zé)芯片的功能設(shè)計(jì)與驗(yàn)證,最終設(shè)計(jì)成果交付晶圓廠進(jìn)行制造。設(shè)計(jì)公司不直接參與生產(chǎn),而是通過EDA(電子設(shè)計(jì)自動(dòng)化)工具、算法優(yōu)化和設(shè)計(jì)規(guī)則約束,實(shí)現(xiàn)高效的芯片研發(fā)。 可以
    的頭像 發(fā)表于 01-07 09:59 ?1334次閱讀

    半導(dǎo)體FAB中常見的五種CVD工藝

    Hello,大家好,今天來分享下半導(dǎo)體FAB中常見的五種CVD工藝。 化學(xué)氣相沉積(CVD)主要是通過利用氣體混合的化學(xué)反應(yīng)在硅片表面沉積一層固體膜的工藝。在 CVD 工藝過程中,化合
    的頭像 發(fā)表于 01-03 09:47 ?1w次閱讀
    半導(dǎo)體<b class='flag-5'>FAB</b>中常見的五種CVD<b class='flag-5'>工藝</b>

    碳化硅襯底修邊處理后,碳化硅襯底TTV變化管控

    工藝參數(shù)的精確控制難度,往往會(huì)導(dǎo)致襯底表面TTV的變化,進(jìn)而影響后續(xù)加工工序和最終產(chǎn)品的性能。 二、影響修邊處理后TTV變化的關(guān)鍵因素 修邊工藝:修邊工藝的選擇直
    的頭像 發(fā)表于 12-23 16:56 ?487次閱讀
    碳化硅<b class='flag-5'>襯底</b>修邊處理后,碳化硅<b class='flag-5'>襯底</b>TTV變化管控

    一文看懂SOI的重要性

    絕緣體上硅(SOI)技術(shù)的基本思想是通過承載電子器件的晶片表面的薄層與用作機(jī)械支撐的塊晶片電絕緣來解決器件和襯底之間的寄生效應(yīng)。 ? 大多數(shù)微電子器件僅利用硅晶圓頂部前幾百納米用于電路傳輸。晶片
    的頭像 發(fā)表于 12-10 10:12 ?2162次閱讀
    一文看懂<b class='flag-5'>SOI</b>的重要性

    X-FAB推出基于110nm車規(guī)BCD-on-SOI技術(shù)的嵌入式數(shù)據(jù)存儲(chǔ)解決方案

    Silicon Foundries(“X-FAB”)今日宣布一項(xiàng)非易失性存儲(chǔ)領(lǐng)域的重大創(chuàng)新。該創(chuàng)新利用X-FAB同類最佳的SONOS技術(shù):基于高壓
    發(fā)表于 12-06 14:46 ?1195次閱讀

    安森美推出基于BCD工藝技術(shù)的Treo平臺(tái)

    近日,安森美(onsemi,納斯達(dá)克股票代號(hào):ON)宣布推出Treo平臺(tái),這是一個(gè)采用先進(jìn)的65nm節(jié)點(diǎn)的BCD(Bipolar–CMOS-DMOS)工藝技術(shù)構(gòu)建的模擬和混合信號(hào)平臺(tái)。該平臺(tái)為安森美
    的頭像 發(fā)表于 11-12 11:03 ?1202次閱讀