亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Vitis下Zynq硬件平臺的測試

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在Zynq開發(fā)時,在Vivado中新建Zynq硬件平臺,加入DMA、AXI接口模塊,在進行構建軟件系統(tǒng)之前,通常需要對硬件平臺進行驗證,檢測模塊新建過程中是否存在問題。下面對這一過程進行簡單介紹。

導出硬件平臺
在完成硬件平臺搭建后,F(xiàn)ile-> Export->Export Hardware,選擇Fixed,include bitstream,導出.xsa文件。

poYBAGIMpvyAABZIAAJ_a-2vhBM441.png

在Vitis中新建工程
在Vivado中打開Vitis,Tool->Launch Vitis IDE,在Workspace中輸入Vitis工作目錄。

poYBAGIMpv6AV_mgAAFgLLk01Hc042.png

點擊Create Application Project,選擇Create a new platform from hardware(XSA),選擇之前生成的.xsa文件,新建工程zynq7035。

pYYBAGIMpwCAO9BLAAJM_WP2LB8507.png

pYYBAGIMpwGATc1HAAD4tIeSWKk894.png

新建Empty Application,F(xiàn)inish。

編寫裸機軟件代碼
建立好工程后,在src中加入軟件代碼,點擊Import Sources,選擇編寫好的代碼。

pYYBAGIMpwOAFmZTAADpiXLHApk378.png

編譯代碼,Build Project。

Vivado和Vitis聯(lián)合調(diào)試
使用Vivado和Vitis聯(lián)合調(diào)試分為以下步驟:

  • 在vitis中運行調(diào)試程序
  • 在vivado中下載程序,設置ila觸發(fā)條件
  • 在vitis中單步運行程序
  • 在vivado中查看ila輸出結(jié)果,在vitis中查看調(diào)試結(jié)果

在vitis中運行調(diào)試程序

右擊工程文件,Debug as->1,進入調(diào)試界面

在vivado中下載程序

同時下載.bit和ltx文件,下載后遇到如下問題:

poYBAGIMpwWACi_qAAJi7xNsidU307.png

在Vitis中運行一下軟件代碼,然后refresh device可以解決。原因也很好理解,ila時鐘使用PS輸出,PS先運行后才能輸出時鐘。

在vitis中單步運行程序

在Window中點擊Memory,輸入要查看數(shù)據(jù)在內(nèi)存中的地址,在Memory中查看數(shù)據(jù)。

pYYBAGIMpwiAUpvyAAZPHalmkhw029.png

單步運行程序程序

poYBAGIMpwmADkz-AAAklM1vj9s470.png

重復上述過程,完成代碼調(diào)試。

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Zynq
    +關注

    關注

    10

    文章

    624

    瀏覽量

    49112
  • Vitis
    +關注

    關注

    0

    文章

    153

    瀏覽量

    8235
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    AMD Vitis AI 5.1測試版現(xiàn)已開放下載

    AMD Vitis AI 5.1全新發(fā)布——新增了對 AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡處理單元( NPU )的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現(xiàn)可
    的頭像 發(fā)表于 11-08 09:24 ?341次閱讀

    AMD Vitis AI 5.1測試版發(fā)布

    AMD Vitis AI 5.1全新發(fā)布——新增了對 AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現(xiàn)可
    的頭像 發(fā)表于 10-31 12:46 ?296次閱讀

    怎樣進行數(shù)據(jù)管理平臺的壓力測試?

    在電能質(zhì)量在線監(jiān)測裝置的數(shù)據(jù)管理平臺(以下簡稱 “平臺”)中, 壓力測試的核心目標是驗證平臺在高負載(如海量數(shù)據(jù)接入、高并發(fā)查詢、峰值業(yè)務流量)
    的頭像 發(fā)表于 09-19 13:57 ?237次閱讀
    怎樣進行數(shù)據(jù)管理<b class='flag-5'>平臺</b>的壓力<b class='flag-5'>測試</b>?

    電子測試行業(yè)中的ATECLOUD測試平臺都兼容了哪些儀器?

    ATECLOUD自動化測試平臺作為一款無代碼開發(fā)的測試工具,很多用戶在使用之前都會比較關注平臺中都兼容了哪些儀器。本文整理了一
    的頭像 發(fā)表于 08-30 10:52 ?526次閱讀
    電子<b class='flag-5'>測試</b>行業(yè)中的ATECLOUD<b class='flag-5'>測試</b><b class='flag-5'>平臺</b>都兼容了哪些儀器?

    季豐電子新增K8000芯片測試平臺硬件開發(fā)設計能力

    在半導體測試領域,高性能、高可靠性的測試設備是保障芯片品質(zhì)與量產(chǎn)效率的核心關鍵。目前上海季豐電子已經(jīng)具備上海御渡K8000芯片測試平臺硬件
    的頭像 發(fā)表于 08-28 16:59 ?1445次閱讀

    全新AMD Vitis統(tǒng)一軟件平臺2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應用提供了改進后的設計環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?1268次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?1770次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP,通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學運算,然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設計中使用此 HLS IP,并使用嵌入式 Vitis
    的頭像 發(fā)表于 06-13 09:50 ?1146次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    正點原子Z15I ZYNQ 開發(fā)板資料發(fā)布!板載PCIe2.0、SPFx2、MIPI CSI等接口,資料豐富!

    正點原子Z15I ZYNQ 開發(fā)板資料發(fā)布!板載PCIe2.0、SPFx2、MIPI CSI等接口,資料豐富! 正點原子Z15I ZYNQ開發(fā)板,核心板全工業(yè)級設計,主控芯片
    發(fā)表于 05-30 16:59

    正點原子Z20 ZYNQ 開發(fā)板發(fā)布!板載FMC LPC、LVDS LCD和WIFI&amp;藍牙等接口,資料豐富!

    接口等外設。開發(fā)板提供了豐富的開發(fā)文檔和軟件資源,涉及FPGA開發(fā)、Vitis開發(fā)、Linux系統(tǒng)開發(fā)和Qt開發(fā)! 一、資料下載 正點原子Z20 ZYNQ開發(fā)板/核心板:http
    發(fā)表于 05-30 16:55

    電磁兼容與信息安全測試平臺

    測試平臺 定義:電磁兼容測試平臺是一種用于評估電子設備在電磁環(huán)境中的兼容性的測試系統(tǒng)。它主要用于測量設備在特定電磁條件
    的頭像 發(fā)表于 02-27 16:08 ?650次閱讀

    加速電機控制器開發(fā):EasyGo硬件在環(huán)測試平臺一站式解決方案

    開發(fā)的需求,提供了硬件在環(huán)測試平臺一站式解決方案。該方案運用前沿仿真架構,目前具備種類最為齊全、覆蓋最為全面的電機模型、編碼器的實時仿真,以及非線性變參處理能力,既能高精度模擬電機特性,又可模擬故障
    發(fā)表于 01-16 11:48

    使用AMD Vitis進行嵌入式設計開發(fā)用戶指南

    Zynq MPSoC 和 AMD Alveo 數(shù)據(jù)中心加速器卡)為目標的異構嵌入式應用。 Vitis 工具包括: C++ 編譯器、庫和本征函數(shù),適用于 AI 引擎和可編程邏輯( PL ) 適用于 Arm
    的頭像 發(fā)表于 01-08 09:33 ?2026次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進行嵌入式設計開發(fā)用戶指南

    全新AMD Vitis統(tǒng)一軟件平臺2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?1456次閱讀

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?1051次閱讀