1. 接口約束類型
2. Tready或Tvalid不連續(xù)問題
修改代碼,使綜合后的啟動(dòng)時(shí)間間隔為1;
3. 兩個(gè)HLS IP核不能之間數(shù)據(jù)流對(duì)接不上
3.1 問題描述
前提:各個(gè)IP核的初始化和配置過程確認(rèn)正確。
單獨(dú)添加一個(gè)自定義HLS IP核,IP核的master axistream端口的輸入Tready全部置1,上板測試后,DEMOSAIC_1_CORE_0的輸出總線上是有正常的數(shù)據(jù)數(shù)據(jù)流,如圖2所示:
	
圖1 添加HLS DEMOSAIC1 IP核電路連接
	
圖2 添加HLS DEMOSAIC1 IP核板級(jí)波形
在上述平臺(tái)上接入自定義HLS IP核DEMOSAIC_2_CORE,DEMOSAIC_2_CORE的MASTER端口Tready輸入全部拉高,以便有效數(shù)據(jù)可以一直輸出,硬件電路如下:
	
圖3 添加HLS DEMOSAIC2 IP核電路連接
	
圖4 添加HLS DEMOSAIC2 IP核板級(jí)波形
3.2 解決方法
UG902 214頁,增加RTL FIFO深度,對(duì)輸出的hls::Stream類型的數(shù)據(jù)進(jìn)行約束,約束成Stream類型FIFO的深度選擇合適。具體為什么要這樣操作,本人目前還未找到原因,有想法的歡迎留言!!!
4. AXIStream與Video類型接口之間的轉(zhuǎn)換
4.1 問題描述
兩個(gè)AXIStream接口類型的IP核之間有時(shí)候需要加入一個(gè)Video(具有HS\VS)接口的IP核,這就需要將AXIStream類型的數(shù)據(jù)轉(zhuǎn)換為Video類型,通過Video接口的IP核之后,又要將Video接口轉(zhuǎn)換為AXIStream,以下是其中一種解決方案。
4.2 解決方案
Video格式的視頻流時(shí)鐘與PCLK相同;
AXIStream類型的數(shù)據(jù)流時(shí)鐘大于PCLK;
AXIStream to Video IP核選擇異步模式,F(xiàn)IFO的深度為8192;
Video to AXIStream IP核選擇異步模式,F(xiàn)IFO的深度為8192;
VTC的FULL FRAME的W和H要配置、ACTIVE的W和H要和輸入Video的格式相同,否則AXIStream to Video IP無法鎖定。
審核編輯:湯梓紅
- 
                                接口
                                +關(guān)注
關(guān)注
33文章
9354瀏覽量
155814 - 
                                配置
                                +關(guān)注
關(guān)注
1文章
193瀏覽量
19352 - 
                                HLS
                                +關(guān)注
關(guān)注
1文章
133瀏覽量
25473 
發(fā)布評(píng)論請(qǐng)先 登錄
將e203 例化AXI總線接口
VDMA IP核簡介
如何使用AMD Vitis HLS創(chuàng)建HLS IP
    
NVMe IP之AXI4總線分析
NVMe協(xié)議簡介之AXI總線
NVMe控制器IP設(shè)計(jì)之接口轉(zhuǎn)換
一文詳解Video In to AXI4-Stream IP核
    
AXI 接口設(shè)計(jì)避坑指南:AXI接口筆記
    
ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP核
ZYNQ基礎(chǔ)---AXI DMA使用
    
          
        
        
HLS IP核AXI Stream接口問題匯總
                
 
    
    
    
    
           
            
            
                
            
評(píng)論