知乎上刷到一個(gè)問題，問性能最強(qiáng)的編程語言是什么？看到高贊回答到是Verilog，然后在評論區(qū)就引發(fā)了一場Verilog到底算不算編程語言的爭論，我覺得比較有意思，所以就也打算嘮嘮這個(gè)事情。

趁著最近奇葩說正播，本篇文章試著用辯論的形式來討論一下這個(gè)問題。正反兩方，正方：Verilog當(dāng)然算編程語言，反方：Verilog不能稱為編程語言。接下來，有請雙方立論。正方先開始。

正方

Verilog當(dāng)然算是編程語言，首先我們來看看什么叫編程語言。根據(jù)維基百科，最早的編程語言是在電腦發(fā)明之前，當(dāng)時(shí)是用來控制提花織布機(jī)及自動(dòng)演奏鋼琴的動(dòng)作。

所以并不是說在計(jì)算機(jī)體系結(jié)構(gòu)上跑的才能叫編程語言，你做一段可以自動(dòng)彈棉花的動(dòng)作，規(guī)定規(guī)則（語法）和含義（語義），這就可以稱為一段編程語言。再來看Verilog，符合編程語言描述的語法和語義，然后通過綜合（編譯）生成bit流文件，下載到FPGA上，F(xiàn)PGA根據(jù)這個(gè)bit流文件，然后將內(nèi)部的LUT、D觸發(fā)器等基本單元任意組合實(shí)現(xiàn)組合電路和時(shí)序電路。

最終使FPGA能實(shí)現(xiàn)各種硬件功能。請問這樣還不算編程語言算什么？這是我方的第一個(gè)論點(diǎn)。

再來，我準(zhǔn)備了一頁P(yáng)PT

TIOBE公司公布的1月全球最流行編程語言排行榜，可以看到Verilog還沒有排到前50 ，但是沒關(guān)系，Verilog上榜了，權(quán)威機(jī)構(gòu)都說明了，所以Verilog作為編程語言，還有什么需要爭論的。這是我方第二個(gè)論點(diǎn)。

再來，剛才我在前面提到了FPGA，F(xiàn)PGA的全稱是什么，F(xiàn)ield Programmable Gate Array，現(xiàn)場可編程邏輯門陣列，看到?jīng)]有——可編程，那么它對應(yīng)的編程語言是啥，就是Verilog。

我們很多理工科專業(yè)的朋友在學(xué)校或多或少都接觸過FPGA。可以說在FPGA上你可以用Verilog寫出任何數(shù)字電路，但是這個(gè)編程的過程也是非常漫長和枯燥的，因?yàn)槟阋獜淖钚∫粋€(gè)門，一個(gè)D觸發(fā)器開始搭建，然后要進(jìn)行漫長的仿真調(diào)試，才能實(shí)現(xiàn)最終一個(gè)硬件功能。

為什么設(shè)計(jì)起來這樣累的語言還一直被我們使用，因?yàn)樗悄壳拔覀冊O(shè)計(jì)電路最主流、流程最完善、PPA權(quán)衡最好的語言，如果說有人問？目前性能最強(qiáng)的編程語言是什么，那么我一定回答是Verilog，因?yàn)闆]有哪個(gè)語言的運(yùn)行速度能跑得快FPGA和ASIC。

反方

OK，別著急，我們慢慢來，都在射程范圍之內(nèi)，都在射程范圍之內(nèi)。

剛才，對方一直不斷重復(fù)Verilog，Verilog，但是卻沒有說全Verilog的全稱是什么，Verilog HDL，HDL是什么，不是Hardware Design Language硬件設(shè)計(jì)語言，是Hardware Description Language硬件描述語言?？吹?jīng)]有，Verilog在定義時(shí)在名稱上就說的明明白白，它是硬件描述語言，而不是編程語言。

再來，對方第二個(gè)論點(diǎn)，舉例了一個(gè)TIOBE的最流行編程語言排行榜，說上面有Verilog，覺得這就是權(quán)威，從而得出結(jié)論，說Verilog是編程語言。首先，我方相信這個(gè)排行榜的流行準(zhǔn)確性，但是你要知道這個(gè)排行榜是否會真的去研究Verilog到底能不能歸類到編程語言范疇的這個(gè)問題？

因?yàn)檫@個(gè)排行榜真正在意的重點(diǎn)是語言的受歡迎程度，而不是語言的準(zhǔn)確分類。如果今天有一個(gè)排行榜，來公布的是最流行的硬件描述語言的話，我相信排在第一第二的肯定是VHDL和Verilog HDL。

所以我方認(rèn)為對方的第二個(gè)論點(diǎn)不成立。

至于對方所提到的第三點(diǎn)，F(xiàn)PGA全稱是現(xiàn)場可編程邏輯門陣列，但是這里的可編程應(yīng)該理解為可更改的意思，而并不是Verilog對它進(jìn)行編程。用Verilog描述的電路可以運(yùn)行在FPGA上，意味著這個(gè)電路是可更改，可擦除的。

對方最后提到的Verilog是性能最強(qiáng)的編程語言，我認(rèn)為這樣和其他編程語言做比較，完全就是在作弊，因?yàn)榫幊陶Z言都是最終被編譯成二進(jìn)制指令，運(yùn)行在電路上的，Verilog就是電路本身。沒有人能快過電路本身。

我們把編程語言寫出來的代碼叫程序，程序是什么？在計(jì)算機(jī)中程序就是控制計(jì)算機(jī)的指令。HDL寫出來的代碼叫什么？好像也不能直接叫程序，因?yàn)閺哪撤N意義上它只是電路的一種描述形式，它可以說就是計(jì)算機(jī)、就是電路。所以用Verilog寫的代碼只能叫代碼，不能叫程序。這是Verilog和編程語言的本質(zhì)區(qū)別。

最后，這道題目我們在討論的是什么，我們在討論的是編程語言嗎？不是，這道題目我們最終要討論的是，你在寫Verilog的時(shí)候，是否心中有電路。我們在寫Verilog時(shí)，是在做一個(gè)電路設(shè)計(jì)，Verilog只是作為一個(gè)工具，幫我們將腦海構(gòu)思的設(shè)計(jì)、電路給實(shí)現(xiàn)出來。

況且你寫代碼的時(shí)候，不僅心中要有電路，而且還得寫下來，畫出來，然后照圖施工。如果你真的清楚的知道自己是在做什么，而不是利用現(xiàn)有積累的語法規(guī)則和方法去實(shí)現(xiàn)一定的功能的時(shí)候，你就不會提出這個(gè)問題。因?yàn)槟闱宄疫@不是在編程，我這是在描述硬件，我是在設(shè)計(jì)電路。綜上，我方認(rèn)為Verilog不是編程語言，它是硬件描述語言。

最后

Verilog是一種硬件定義語言。編程語言通常被理解為用于告知現(xiàn)有硬件要做什么的語言，而不是直接用于描述硬件的語言，即使在維基百科和各大網(wǎng)站會把Verilog歸類到編程語言當(dāng)中，廣義上來說編程語言的范疇甚至在計(jì)算機(jī)出現(xiàn)之前，硬要這么歸類，也沒問題。但是我認(rèn)為我們學(xué)習(xí)、使用Verilog的朋友，必須要區(qū)分開軟硬件的差異。用Verilog寫代碼不叫編程，那叫描述電路。

關(guān)于這個(gè)問題，你還有什么見解，歡迎評論區(qū)留言。責(zé)任編輯：haq