電容退耦原理采用電容退耦是解決電源噪聲問題的主要方法。這種方法對提高瞬態(tài)電流的響應(yīng)速度，降低電源分配系統(tǒng)的阻抗都非常有效。對于電容退耦，很多資料中都有涉及，但是闡述的角度不同。有些是從局部電荷存儲（即儲能）的角度來說明，有些是從電源分配系統(tǒng)的阻抗的角度來說明，還有些資料的說明更為混亂，一會提儲能，一會提阻抗，因此很多人在看資料的時候感到有些迷惑。其實(shí)，這兩種提法，本質(zhì)上是相同的，只不過看待問題的視角不同而已。為了讓大家有個清楚的認(rèn)識，本文分別介紹一下這兩種解釋。從儲能的角度來說明電容退耦原理。在制作電路板時，通常會在負(fù)載芯片周圍放置很多電容，這些電容就起到電源退耦作用。其原理可用圖1 說明。

當(dāng)負(fù)載電流不變時，其電流由穩(wěn)壓電源部分提供，即圖中的I0，方向如圖所示。此時電容兩端電壓與負(fù)載兩端電壓一致，電流Ic 為0，電容兩端存儲相當(dāng)數(shù)量的電荷，其電荷數(shù)量和電容量有關(guān)。當(dāng)負(fù)載瞬態(tài)電流發(fā)生變化時，由于負(fù)載芯片內(nèi)部晶體管電平轉(zhuǎn)換速度極快，必須在極短的時間內(nèi)為負(fù)載芯片提供足夠的電流。但是穩(wěn)壓電源無法很快響應(yīng)負(fù)載電流的變化，因此，電流I0 不會馬上滿足負(fù)載瞬態(tài)電流要求，因此負(fù)載芯片電壓會降低。但是由于電容電壓與負(fù)載電壓相同，因此電容兩端存在電壓變化。對于電容來說電壓變化必然產(chǎn)生電流，此時電容對負(fù)載放電，電流Ic 不再為0，為負(fù)載芯片提供電流。根據(jù)電容等式：

只要電容量C 足夠大，只需很小的電壓變化，電容就可以提供足夠大的電流，滿足負(fù)載瞬態(tài)電流的要求。這樣就保證了負(fù)載芯片電壓的變化在容許的范圍內(nèi)。這里，相當(dāng)于電容預(yù)先存儲了一部分電能，在負(fù)載需要的時候釋放出來，即電容是儲能元件。儲能電容的存在使負(fù)載消耗的能量得到快速補(bǔ)充，因此保證了負(fù)載兩端電壓不至于有太大變化，此時電容擔(dān)負(fù)的是局部電源的角色。從儲能的角度來理解電源退耦，非常直觀易懂，但是對電路設(shè)計(jì)幫助不大。從阻抗的角度理解電容退耦，能讓我們設(shè)計(jì)電路時有章可循。實(shí)際上，在決定電源分配系統(tǒng)的去耦電容量的時候，用的就是阻抗的概念。從阻抗的角度來理解退耦原理。將圖1 中的負(fù)載芯片拿掉，如圖2 所示。從AB 兩點(diǎn)向左看過去，穩(wěn)壓電源以及電容退耦系統(tǒng)一起，可以看成一個復(fù)合的電源系統(tǒng)。這個電源系統(tǒng)的特點(diǎn)是：不論AB 兩點(diǎn)間負(fù)載瞬態(tài)電流如何變化，都能保證 AB 兩點(diǎn)間的電壓保持穩(wěn)定，即 AB 兩點(diǎn)間電壓變化很小。

我們可以用一個等效電源模型表示上面這個復(fù)合的電源系統(tǒng)，如圖3

對于這個電路可寫出如下等式：

我們的最終設(shè)計(jì)目標(biāo)是，不論AB 兩點(diǎn)間負(fù)載瞬態(tài)電流如何變化，都要保持AB 兩點(diǎn)間電壓變化范圍很小，根據(jù)公式2，這個要求等效于電源系統(tǒng)的阻抗 Z 要足夠低。在圖2 中，我們是通過去耦電容來達(dá)到這一要求的，因此從等效的角度出發(fā)，可以說去耦電容降低了電源系統(tǒng)的阻抗。另一方面，從電路原理的角度來說，可得到同樣結(jié)論。電容對于交流信號呈現(xiàn)低阻抗特性，因此加入電容，實(shí)際上也確實(shí)降低了電源系統(tǒng)的交流阻抗。從阻抗的角度理解電容退耦，可以給我們設(shè)計(jì)電源分配系統(tǒng)帶來極大的方便。實(shí)際上，電源分配系統(tǒng)設(shè)計(jì)的最根本的原則就是使阻抗最小。最有效的設(shè)計(jì)方法就是在這個原則指導(dǎo)下產(chǎn)生的。

正確使用電容進(jìn)行電源退耦，必須了解實(shí)際電容的頻率特性。理想電容器在實(shí)際中是不存在的，這就是為什么經(jīng)常聽到“電容不僅僅是電容”的原因。實(shí)際的電容器總會存在一些寄生參數(shù)，這些寄生參數(shù)在低頻時表現(xiàn)不明顯，但是高頻情況下，其重要性可能會超過容值本身。圖4 是實(shí)際電容器的SPICE 模型，圖中，ESR 代表等效串聯(lián)電阻，ESL 代表等效串聯(lián)電感或寄生電感，C 為理想電容。

等效串聯(lián)電感（寄生電感）無法消除，只要存在引線，就會有寄生電感。這從磁場能量變化的角度可以很容易理解，電流發(fā)生變化時，磁場能量發(fā)生變化，但是不可能發(fā)生能量躍變，表現(xiàn)出電感特性。寄生電感會延緩電容電流的變化，電感越大，電容充放電阻抗就越大，反應(yīng)時間就越長。等效串聯(lián)電阻也不可消除的，很簡單，因?yàn)橹谱麟娙莸牟牧喜皇浅瑢?dǎo)體。討論實(shí)際電容特性之前，首先介紹諧振的概念。對于圖4 的電容模型，其復(fù)阻抗為：

當(dāng)頻率很低時，2πFELS遠(yuǎn)小于2πFC/1，整個電容器表現(xiàn)為電容性，當(dāng)頻率很高時，2πFELS大于2πFC/1，電容器此時表現(xiàn)為電感性，因此高頻時電容不再是電容”，而呈現(xiàn)為電感。

當(dāng)以下公式滿足時：

此時容性阻抗矢量與感性阻抗之差為0，電容的總阻抗最小，表現(xiàn)為純電阻特性。該頻率點(diǎn)就是電容的自諧振頻率。自諧振頻率點(diǎn)是區(qū)分電容是容性還是感性的分界點(diǎn)，高于諧振頻率時，“電容不再是電容”，因此退耦作用將下降。因此，實(shí)際電容器都有一定的工作頻率范圍，只有在其工作頻率范圍內(nèi)，電容才具有很好的退耦作用，使用電容進(jìn)行電源退耦時要特別關(guān)注這一點(diǎn)。寄生電感（等效串聯(lián)電感）是電容器在高于自諧振頻率點(diǎn)之后退耦功能被消弱的根本原因。圖5 顯示了一個實(shí)際的0805 封裝0.1uF 陶瓷電容，其阻抗隨頻率變化的曲線。

電容的等效串聯(lián)電感和生產(chǎn)工藝和封裝尺寸有關(guān)，同一個廠家的同種封裝尺寸的電容，其等效串聯(lián)電感基本相同。通常小封裝的電容等效串聯(lián)電感更低，寬體封裝的電容比窄體封裝的電容有更低的等效串聯(lián)電感。既然電容可以看成RLC 串聯(lián)電路，因此也會存在品質(zhì)因數(shù)，即Q 值，這也是在使用電容時的一個重要參數(shù)。電路在諧振時容抗等于感抗，所以電容和電感上兩端的電壓有效必然相等，電容上的電壓有效值UC=I*1/ωC=U/ωCR=QU，品質(zhì)因數(shù)Q=1/ωCR，這里是電路的總電流。電感上的電壓有效值UL=ωLI=ωL*U/R=QU，品質(zhì)因數(shù) Q=ωL/R。因?yàn)椋篣C=UL 所以Q=1/ωCR=ωL/R。電容上的電壓與外加信號電壓U 之比UC/U=（I*1/ωC）/RI=1/ωCR=Q。電感上的電壓與外加信號電壓U 之比UL/U=ωLI/RI=ωL/R=Q。從上面分析可見，電路的品質(zhì)因數(shù)越高，電感或電容上的電壓比外加電壓越高。

Q 值影響電路的頻率選擇性。當(dāng)電路處于諧振頻率時，有最大的電流，偏離諧振頻率時總電流減小。我們用I/I0 表示通過電容的電流與諧振電流的比值，即相對變化率。表示頻率偏離諧振頻率程度。圖6 顯示了I/I0 與ω/ω0關(guān)系曲線。這里有三條曲線，對應(yīng)三個不同的Q 值，其中有Q1>Q2>Q3。從圖中可看出當(dāng)外加信號頻率 ω 偏離電路的諧振頻率ω0時，I/I0 均小于1。Q 值越高在一定的頻偏下電流下降得越快，其諧振曲線越尖銳。也就是說電路的選擇性是由電路的品質(zhì)因素Q 所決定的，Q 值越高選擇性越好。在電路板上會放置一些大的電容，通常是坦電容或電解電容。這類電容有很低的ESL，但是ESR 很高，因此Q 值很低，具有很寬的有效頻率范圍，非常適合板級電源濾波。

當(dāng)電容安裝到電路板上后，還會引入額外的寄生參數(shù)，從而引起諧振頻率的偏移。充分理解電容的自諧振頻率和安裝諧振頻率非常重要，在計(jì)算系統(tǒng)參數(shù)時，實(shí)際使用的是安裝諧振頻率，而不是自諧振頻率，因?yàn)槲覀冴P(guān)注的是電容安裝到電路板上之后的表現(xiàn)。電容在電路板上的安裝通常包括一小段從焊盤拉出的引出線，兩個或更多的過孔。我們知道，不論引線還是過孔都存在寄生電感。寄生電感是我們主要關(guān)注的重要參數(shù)，因?yàn)樗鼘﹄娙莸奶匦杂绊懽畲?。電容安裝后，可以對其周圍一小片區(qū)域有效去耦，這涉及到去耦半徑問題，本文后面還要詳細(xì)講述?，F(xiàn)在我們考察這樣一種情況，電容要對距離它2 厘米處的一點(diǎn)去耦，這時寄生電感包括哪幾部分。首先，電容自身存在寄生電感。從電容到達(dá)需要去耦區(qū)域的路徑上包括焊盤、一小段引出線、過孔、2 厘米長的電源及地平面，這幾個部分都存在寄生電感。相比較而言，過孔的寄生電感較大?？梢杂霉浇朴?jì)算一個過孔的寄生電感有多大。公式為：

其中：L 是過孔的寄生電感，單位是nH。h 為過孔的長度，和板厚有關(guān)，單位是英寸。d為過孔的直徑，單位是英寸。下面就計(jì)算一個常見的過孔的寄生電感，看看有多大，以便有一個感性認(rèn)識。設(shè)過孔的長度為63mil（對應(yīng)電路板的厚度 1.6 毫米，這一厚度的電路板很常見），過孔直徑 8mil，根據(jù)上面公式得：

這一寄生電感比很多小封裝電容自身的寄生電感要大，必須考慮它的影響。過孔的直徑越大，寄生電感越小。過孔長度越長，電感越大。下面我們就以一個0805 封裝0.01uF 電容為例，計(jì)算安裝前后諧振頻率的變化。參數(shù)如下：容值：C=0.01uF。電容自身等效串聯(lián)電感：ESL=0.6 nH。安裝后增加的寄生電感：Lmount=1.5nH。電容的自諧振頻率：

安裝后的總寄生電感：0.6+1.5=2.1nH。注意，實(shí)際上安裝一個電容至少要兩個過孔，寄生電感是串聯(lián)的，如果只用兩個過孔，則過孔引入的寄生電感就有3nH。但是在電容的每一端都并聯(lián)幾個過孔，可以有效減小總的寄生電感量，這和安裝方法有關(guān)。安裝后的諧振頻率為：

可見，安裝后電容的諧振頻率發(fā)生了很大的偏移，使得小電容的高頻去耦特性被消弱。在進(jìn)行電路參數(shù)設(shè)計(jì)時，應(yīng)以這個安裝后的諧振頻率計(jì)算，因?yàn)檫@才是電容在電路板上的實(shí)際表現(xiàn)。安裝電感對電容的去耦特性產(chǎn)生很大影響，應(yīng)盡量減小。實(shí)際上，如何最大程度的減小安裝后的寄生電感，是一個非常重要的問題從電源系統(tǒng)的角度進(jìn)行去耦設(shè)計(jì)先插一句題外話，很多人在看資料時會有這樣的困惑，有的資料上說要對每個電源引腳加去耦電容，而另一些資料并不是按照每個電源引腳都加去偶電容來設(shè)計(jì)的，只是說在芯片周圍放置多少電容，然后怎么放置，怎么打孔等等。那么到底哪種說法及做法正確呢？我在剛接觸電路設(shè)計(jì)的時候也有這樣的困惑。其實(shí)，兩種方法都是正確的，只不過處理問題的角度不同。

責(zé)任編輯：lq