LDO工作原理

LDO是Low Dropout Regulator的縮寫，意思是低壓差線性穩(wěn)壓器，下面是LDO的內(nèi)部框圖，大致的工作原理就是：參考電壓Vref和反饋電壓FB（VOUT通過兩個(gè)電阻分壓）分別接在誤差放大器的反向和正向端，然后輸出誤差量，再通過MOS drive調(diào)整輸出電壓大小，達(dá)到輸出穩(wěn)定。當(dāng)輸出電壓增大時(shí)，F(xiàn)B增大，放大器輸出電壓增加，PMOS管的G極電壓增大，Usg減小，PMOS的輸出電流和電壓較小，形成了一個(gè)負(fù)反饋系統(tǒng)。

LDO典型框圖

LDO基本參數(shù)解釋

輸入電壓：規(guī)定設(shè)計(jì)輸入電源范圍。

靜態(tài)功耗：英文Quiescent Current，輸出電流為0時(shí)的輸入電流，即VOUT空載時(shí)輸入電流。好的LDO和差的LDO相比較，是在電源紋波抑制比PSRR差不多的時(shí)候，靜態(tài)耗流會(huì)更低。

關(guān)閉功耗：英文Shut down Current，使能腳拉低，VOUT=0V時(shí)，VIN上消耗的電流即為關(guān)閉功耗，一般在1uA以內(nèi)，越小越好。

電源紋波抑制比：英文PSRR，這個(gè)參數(shù)越大越好，代表抑制輸入紋波的能力越強(qiáng)，一般SPEC給出的是1KHz下的值，?磺68dB@F=1KHz，LDO的最大的優(yōu)點(diǎn)之一是它們能夠衰減開關(guān)模式電源產(chǎn)生的電壓紋波，所以一般在100K到1MHz之間的PSRR非常重要，這也是為什么我們經(jīng)?？匆?a target="_blank">DC-DC后面搭配一個(gè)LDO使用，敏感的模擬電源AVDD上，如ADC，Camera等，選擇高PSRR的LDO。

輸出電流：設(shè)計(jì)時(shí)預(yù)留50%的余量，實(shí)際運(yùn)用過程中，輸出電流的大小和輸入輸出電壓都有關(guān)系。

輸出電壓：分為可調(diào)和固定，根據(jù)實(shí)際情況選擇在，一般最好選擇固定的。

輸出電壓精度：一般是2%，還有5%的。

耗散功率：使用時(shí)LDO的消耗的功耗不能超過這個(gè)值，否則LDO可能會(huì)損壞。

地電流：英文Ground Current，指的是輸入電流和輸出電流的差值。指的是LDO正常工作狀態(tài)，在特定的負(fù)載下，LDO自身消耗的電流。

LDO的一些特性

輸出自放電

帶自放電功能的LDO，能盡快泄放輸出電容上的能量，保證LDO盡快關(guān)閉，下次開啟是從0電壓。壞處是如果外部有電壓加到或者串到VOUT上，因?yàn)閂OUT上的Rdischg電阻，會(huì)有一定的耗流產(chǎn)生，確定不會(huì)有串電到VOUT上用帶自放電的LDO比較好。

在LDO關(guān)閉時(shí)，下圖中標(biāo)注的MOS管會(huì)自動(dòng)打開，VOUT通過Rdischg對(duì)地放電，有的LDO框圖中沒有畫這個(gè)自放電電阻，但是也是帶自放電功能的，自放電電阻大小可以通過RC放電公式進(jìn)行計(jì)算。

帶自放電的LDO

軟啟動(dòng)

帶軟啟動(dòng)的LDO可以有效的控制電流，使輸出較平緩的上升。

實(shí)際測(cè)試LDO的上電瞬間，VOUT起來是比較平緩的，并沒有電壓過沖。

實(shí)測(cè)LDO輸出

軟啟動(dòng)的時(shí)間可以依據(jù)下圖測(cè)試，TSS是輸入電壓上升到0.5倍到VOUT完全起來的時(shí)間間隔。

軟啟動(dòng)時(shí)間定義

LDO效率

LDO效率的計(jì)算公式為：

輸入電流等于輸出電流加上靜態(tài)功耗，根據(jù)以上公式，當(dāng)LDO處在輕載時(shí)，IQ就非常重要，IQ越小，效率就越高。

動(dòng)態(tài)負(fù)載調(diào)整（?VOUT）

指的是輸入電壓一定，輸出電壓隨負(fù)載電流變化而產(chǎn)生的變化量，當(dāng)負(fù)載電流變化緩慢時(shí)，一般LDO能保持LDO恒定不變。當(dāng)負(fù)載電流快速變化時(shí)，輸出電壓就會(huì)隨之改變。這個(gè)輸出電壓的改變量決定了負(fù)載瞬態(tài)性能，這個(gè)值越小越好。

線性瞬態(tài)響應(yīng)

在負(fù)載一定的時(shí)候，輸出電壓隨著輸入電壓改變而產(chǎn)生的變化量。這個(gè)值越小越好。

壓差（Dropout Voltage）

指保持電壓穩(wěn)定所需要的輸入電壓和輸出電壓之間的最小差值。當(dāng)輸入電壓為VIN1，輸出為VOUT1，緩慢降低VIN1，當(dāng)輸出降低到VOUT1的98%時(shí)，此時(shí)輸入電壓為VIN2，那么Vdrop=VIN2-VOUT1*98%，Vdrop越小越好，意味著低功耗高效率。

LDO參考設(shè)計(jì)

輸入輸出電容選擇

現(xiàn)在一般LDO輸入輸出各加一個(gè)1UF陶瓷電容即可，可選擇X5R或者X7R，ESR也會(huì)影響LDO系統(tǒng)的穩(wěn)定性，根據(jù)SPEC來選擇合適ESR的電容。提高輸出電容的容值，可以提高LDO的瞬態(tài)響應(yīng)性能，缺點(diǎn)是會(huì)延長(zhǎng)啟動(dòng)時(shí)間。

Layout參考

輸入輸出電容靠近LDO管腳放置，LDO和電容要使用同一銅層鋪地，輸入輸出電容的地環(huán)路要短。

編輯：hfy