基于四象限的AD633低成本模擬乘法器
01 AD633
在 Build A Loarenz Attractor 中給出了基于四象限模擬乘法器的混動電路都在方法。其中模擬乘法器是電路的核心部分。
在 MPY634U 四象限模擬乘法器 中給出了四象限模擬乘法器的性能，很奇怪的是它的輸入，輸出之間呈現(xiàn)了很大的非線性。
本文就低成本模擬乘法器 AD633JN （￥13.5）的基本應(yīng)用特性進行初伏測試記錄。購買到的AD633的型號為AD633JN。
1.器件的基本特性
在 AD644 數(shù)據(jù)手冊 給出了它的基本工作條件。
▲ PINs Configuration and Funcadtion Descriptions
工作電壓的極限：±18V。
02 測試實驗
1.實驗電路
下面是在AD633 數(shù)據(jù)手冊上給出的乘法參考電路。
▲ 實驗電路參考電路圖
2.出現(xiàn)的問題
不知道為什么，當X2=Y2=0V，在X1，Y1引入+5V使得，+5V電源出現(xiàn)幾百毫安的灌入電流。引起器件發(fā)燙。
由于這個故障，使得下面的性能測試無法進行。
結(jié)論
實驗中出現(xiàn)了不可解釋的故障，所以這個芯片應(yīng)用中還是存在著不確定性。
編輯：hfy
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
模擬乘法器
+關(guān)注
關(guān)注
3文章
21瀏覽量
17042 -
AD633
+關(guān)注
關(guān)注
0文章
3瀏覽量
2194
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
E203在基于wallace樹+booth編碼的乘法器優(yōu)化后的跑分結(jié)果
優(yōu)化思路
E203為了實現(xiàn)低功耗的要求，乘法器為基于booth編碼和移位加法器結(jié)合的思路，優(yōu)點是只需要一個加法器，而且該加法器還和除法器復(fù)用
發(fā)表于 10-27 07:54
Verilog實現(xiàn)使用Booth編碼和Wallace樹的定點補碼乘法器原理
周期乘法器。乘法器，對于無符號乘法進行一位符號擴展后統(tǒng)一當作有符號數(shù)進行運算，因此需要17個迭代周期。為了改良乘法器性能，我們可以使用Booth編碼和Wallace樹的定點補碼
發(fā)表于 10-23 08:01
改進wallance樹乘法器優(yōu)化方法
首先，根據(jù)之前分享的乘法器的優(yōu)缺點，我們針對17周期的乘法器進行優(yōu)化，為乘法設(shè)計的專用數(shù)據(jù)通路，為了保持e203的低功耗、低面積的優(yōu)點、我們?nèi)圆捎没?booth算法進行部分積生成，而對于原有的17
發(fā)表于 10-23 06:37
關(guān)于E203內(nèi)核高性能乘法器優(yōu)化（一）
一、簡介
對于cpu各類測試程序，設(shè)計一個高性能的硬件乘法器模塊無疑是提分最快的法案，本文將從乘法算法開始，到rtl設(shè)計進行詳細的解釋說明，并附帶一部分源碼。
二、乘法算法
乘法器
發(fā)表于 10-23 06:09
蜂鳥乘法器設(shè)計分享
蜂鳥的乘法器主體設(shè)計在ALU模塊的子單元MDV模塊中，MDV模塊包括乘除法器邏輯設(shè)計，它只包含運算控制，但并不包含具體運算，它們都需要將部分積或者部分余數(shù)傳入數(shù)據(jù)通路（dpath模塊）中，從而實現(xiàn)
發(fā)表于 10-22 08:21
基4-Booth單周期乘法器的具體設(shè)計
本文主要講解基4 Booth和wallace數(shù)高性能乘法器的設(shè)計，同時針對實際情況進行了些許優(yōu)化。
基4-Booth單周期乘法器設(shè)計
針對e203的應(yīng)用場景，本隊考慮了其架構(gòu)修改所要
發(fā)表于 10-22 08:07
改進型乘法器結(jié)構(gòu)設(shè)計
的高32位。控制信號控制部分積產(chǎn)生和部分積壓縮對操作數(shù)和部分積的處理,從而完成乘法器的乘法運算。
譯碼模塊對乘法指令進行譯碼，基4 Booth編碼接收控制信號對被乘數(shù)和乘數(shù)進行符號擴展并產(chǎn)生18個
發(fā)表于 10-22 07:51
蜂鳥E203乘法器改進
蜂鳥E203為了節(jié)約資源，乘法運算采用循環(huán)移位方式計算最終結(jié)果，這樣的乘法器需要經(jīng)過較多時鐘周期來處理數(shù)據(jù)，導(dǎo)致處理數(shù)據(jù)效率較低。為了提高計算效率，這里分享一種基于流水線思想的乘法器，即采用多個
發(fā)表于 10-22 07:28
蜂鳥E203內(nèi)核乘法器的優(yōu)化
乘法器的優(yōu)化實現(xiàn)一般從兩個方面入手。第一是減少生成的部分積數(shù)量，另外就是減少部分積累加的延時。
在開源的E203源碼中，32*32乘法器是利用radix-4 booth編碼產(chǎn)生部分積，每個周期做一次
發(fā)表于 10-22 06:11
優(yōu)化boot4乘法器方法
優(yōu)化電路設(shè)計：在電路設(shè)計中，可以采用更快速的邏輯單元和存儲器元件，優(yōu)化關(guān)鍵路徑和信號傳輸路線，從而降低延遲，縮短乘法器的運算周期。
固定位寬：Boot4乘法器可以處理不同位寬的數(shù)據(jù)，但是處理不同位寬
發(fā)表于 10-21 12:13
MAX2046高增益矢量乘法器技術(shù)手冊
MAX2045/MAX2046/MAX2047低成本全集成矢量乘法器用來改變RF信號的幅值與相位。各款器件分別為UMTS (MAX2045)、DCS/PCS (MAX2046)或蜂窩/GSM (MAX2047)頻段而優(yōu)化。這些器件都具有差分RF輸入與輸出。
ADL5390 RF矢量乘法器技術(shù)手冊
ADL5390矢量乘法器由一對匹配的寬帶可變增益放大器組成，二者輸出相加，每個放大器具有單獨的線性幅度增益控制。如果兩個輸入RF信號正交，則可以將該矢量乘法器配置為矢量調(diào)制器，或?qū)⒃鲆婵刂埔_用作
HA-2556 57MHz、寬帶、四象限、電壓輸出模擬乘法器應(yīng)用筆記
HA-2556 是一款單片高速四象限模擬乘法器，采用 Intersil 介質(zhì)隔離高頻工藝構(gòu)建。電壓輸出消除了電流輸出倍增器所需的電流-電壓轉(zhuǎn)換級，從而簡化了許多設(shè)計。HA-2556 提供 450V
ADA-28F00WG乘法器Marki
ADA-28F00WG是一種高性能的模擬乘法器，能夠?qū)蓚€輸入信號（電壓或電流）進行乘法運算，并輸出其結(jié)果。ADA-28F00WG乘法器采用高質(zhì)量材料制造，并結(jié)合了最新的肖特基二極管和MMIC技術(shù)
發(fā)表于 02-12 09:25
求助，LMX2572LP參考時鐘路徑中的乘法器MULT的輸入頻率范圍問題求解
在lmx2572LP的參考時鐘輸入路徑中，有一個乘法器MULT，其輸入頻率范圍在手冊中描述為10Mhz~40MHz。當我在TICS Pro軟件中進行配置時，這個乘法器提示我“Maximum
發(fā)表于 11-08 11:36
工商網(wǎng)監(jiān)
評論