在我們剛一開始接觸到51單片機(jī)的時(shí)候?qū)0口必須加上上拉電阻，否則P0就是高阻態(tài)。

對(duì)這個(gè)問題可能感到疑惑，為什么是高阻態(tài)？加上拉電阻？今天針對(duì)這一概念進(jìn)行簡(jiǎn)單講解。

高阻態(tài)

高阻態(tài)這是一個(gè)數(shù)字電路里常見的術(shù)語，指的是電路的一種輸出狀態(tài)，既不是高電平也不是低電平。

如果高阻態(tài)再輸入下一級(jí)電路的話，對(duì)下級(jí)電路無任何影響，和沒接一樣，如果用萬用表測(cè)的話有可能是高電平也有可能是低電平，隨它后面接的東西定。

高阻態(tài)的實(shí)質(zhì)

電路分析時(shí)高阻態(tài)可做開路理解，你可以把它看作輸出（輸入）電阻非常大。它的極限可以認(rèn)為懸空，也就是說理論上高阻態(tài)不是懸空，它是對(duì)地或?qū)?a target="_blank">電源電阻極大的狀態(tài)。而實(shí)際應(yīng)用上與引腳的懸空幾乎是一樣的。

高阻態(tài)的意義

當(dāng)門電路的輸出上拉管導(dǎo)通而下拉管截止時(shí)，輸出為高電平，反之就是低電平。如果當(dāng)上拉管和下拉管都截止時(shí)，輸出端就相當(dāng)于浮空（沒有電流流動(dòng)），其電平隨外部電平高低而定，即該門電路放棄對(duì)輸出端電路的控制 。

典型應(yīng)用

在總線連接的結(jié)構(gòu)上。總線上掛有多個(gè)設(shè)備，設(shè)備于總線以高阻的形式連接。這樣在設(shè)備不占用總線時(shí)自動(dòng)釋放總線，以方便其他設(shè)備獲得總線的使用權(quán)。

大部分單片機(jī)I/O使用時(shí)都可以設(shè)置為高阻輸入。高阻輸入可以認(rèn)為輸入電阻是無窮大的，認(rèn)為I/O對(duì)前級(jí)影響極小，而且不產(chǎn)生電流（不衰減），而且在一定程度上也增加了芯片的抗電壓沖擊能力。

高阻態(tài)常用表示方法：高阻態(tài)常用字母 Z 表示。

在一個(gè)系統(tǒng)中或在一個(gè)整體中，我們往往定義了一些參考點(diǎn)，就像我們常常說的海平面，在單片中也是如此，我們無論說是高電平還是低電平都是相對(duì)來說的。明確了這一點(diǎn)對(duì)這一問題可能容易理解。

單片機(jī)中的高阻態(tài)

在51單片機(jī)，沒有連接上拉電阻的P0口相比有上拉電阻的P1口在I/O口引腳和電源之間相連是通過一對(duì)推挽狀態(tài)的FET來實(shí)現(xiàn)的，51具體結(jié)構(gòu)如下圖。

組成推挽結(jié)構(gòu)，從理論上講是可以通過調(diào)配管子的參數(shù)輕松實(shí)現(xiàn)輸出大電流，提高帶載能力，兩個(gè)管子根據(jù)通斷狀態(tài)有四種不同的組合，上下管導(dǎo)通相當(dāng)于把電源短路了，這種情況下在實(shí)際電路中絕對(duì)不能出現(xiàn)。

從邏輯電路上來講，上管開-下管關(guān)開時(shí)IO與VCC直接相連，IO輸出低電平0,這種結(jié)構(gòu)下如果沒有外接上拉電阻，輸出0就是開漏狀態(tài)（低阻態(tài)），因?yàn)镮/O引腳是通過一個(gè)管子接地的，并不是使用導(dǎo)線直接連接，而一般的MOS在導(dǎo)通狀態(tài)也會(huì)有mΩ極的導(dǎo)通電阻。

到這里就很清楚了，無論是低阻態(tài)還是高阻態(tài)都是相對(duì)來說的，把下管子置于截止?fàn)顟B(tài)就可以把GND和I/O口隔離達(dá)到開路的狀態(tài)，這時(shí)候推挽一對(duì)管子是截止?fàn)顟B(tài)，忽略讀取邏輯的話I/O口引腳相當(dāng)于與單片機(jī)內(nèi)部電路開路，考慮到實(shí)際MOS截止時(shí)會(huì)有少許漏電流，就稱作“高阻態(tài)”。

由于管子PN節(jié)帶來的結(jié)電容的影響，有的資料也會(huì)稱作“浮空”，通過I/O口給電容充電需要一定的時(shí)間，那么IO引腳處的對(duì)地的真實(shí)電壓和水面浮標(biāo)隨波飄動(dòng)類似了，電壓的大小不僅與外界輸入有關(guān)還和時(shí)間有關(guān)，在高頻情況下這種現(xiàn)象是不能忽略的。

總之一句話高阻態(tài)是一個(gè)相對(duì)概念。在使用的時(shí)候我們只要按照要求去做，讓我們加上拉我們就加上，都是有一定道理的。