亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Moortec推出基于臺積電N5工藝技術(shù)的DTS,可最大限度地提高硅性能

牽手一起夢 ? 來源:中電網(wǎng) ? 作者:佚名 ? 2020-06-15 15:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

6月11日消息,Moortec今天宣布其深度嵌入式監(jiān)控產(chǎn)品組合再添新成員 -- 基于臺積電N5工藝技術(shù)的分布式熱傳感器(DTS)。Moortec高度微粒化DTS的面積只有一些標準芯片內(nèi)熱傳感器解決方案的七分之一,還支持以更快的轉(zhuǎn)換速度在較寬的溫度范圍內(nèi)進行高精度測量。憑借十余年為SoC行業(yè)提供先進節(jié)點熱傳感解決方案的經(jīng)驗,DTS加強了該公司在創(chuàng)新芯片內(nèi)技術(shù)方面的領(lǐng)先地位。

隨著幾何尺寸向5納米及以下發(fā)展,設(shè)計人員在提供可靠、節(jié)能和速度優(yōu)化的芯片設(shè)計方面面臨重大挑戰(zhàn)。熱活動是不可預(yù)測的,如果不仔細監(jiān)控,可能會導(dǎo)致過熱和功耗過大,進而影響設(shè)備壽命。在CPU核心、高速接口或高效電路旁邊或內(nèi)部進行精確熱測量的能力已成為眾多應(yīng)用領(lǐng)域內(nèi)所用設(shè)備的強制性要求。

Moortec首席執(zhí)行官Stephen Crosher表示:“我們看到市場明顯需要對半導(dǎo)體器件進行更嚴格的熱控制。多核架構(gòu)被應(yīng)用于人工智能、汽車、消費和許多其他應(yīng)用,利用高度分布式傳感方案,最大限度地降低系統(tǒng)級功耗、優(yōu)化數(shù)據(jù)吞吐量并延長產(chǎn)品壽命。我們相信,此次Moortec產(chǎn)品組合的擴展將使我們的客戶能夠最大限度地提高硅的性能,并進一步加強我們與臺積電的長期合作?!?/p>

臺積電設(shè)計基礎(chǔ)設(shè)施管理部門高級總監(jiān)Suk Lee表示:“我們很高興能與Moortec合作,在最先進的臺積電N5工藝上開發(fā)出這個新的熱傳感解決方案。我們與Moortec的長期合作將使設(shè)計人員能夠受益于臺積電最新技術(shù)所帶來的顯著的功率和性能提升,借助領(lǐng)先的解決方案,實現(xiàn)硅方面的成功?!?/p>

Moortec現(xiàn)在走在為許多高科技產(chǎn)品的任務(wù)模式操作提供深入見解的前沿,支持現(xiàn)場遙測、分析和產(chǎn)品級優(yōu)化解決方案。DTS技術(shù)設(shè)計工具包于2020年初推出,已被授權(quán)給幾個主要客戶。

責(zé)任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 傳感器
    +關(guān)注

    關(guān)注

    2573

    文章

    54087

    瀏覽量

    783267
  • 臺積電
    +關(guān)注

    關(guān)注

    44

    文章

    5783

    瀏覽量

    174178
  • 納米
    +關(guān)注

    關(guān)注

    2

    文章

    720

    瀏覽量

    41093
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    化圓為方,整合推出最先進CoPoS半導(dǎo)體封裝

    電子發(fā)燒友網(wǎng)綜合報道 近日,據(jù)報道,將持續(xù)推進先進封裝技術(shù),正式整合CoWoS與FOPLP,推出新一代CoPoS
    的頭像 發(fā)表于 09-07 01:04 ?3832次閱讀

    Cadence攜手公司,推出經(jīng)過其A16和N2P工藝技術(shù)認證的設(shè)計解決方案,推動 AI 和 3D-IC芯片設(shè)計發(fā)展

    :CDNS)近日宣布進一步深化與公司的長期合作,利用經(jīng)過認證的設(shè)計流程、經(jīng)過驗證的 IP 和持續(xù)的技術(shù)協(xié)作,加速 3D-IC 和先進節(jié)點技術(shù)
    的頭像 發(fā)表于 05-23 16:40 ?1564次閱讀

    西門子與合作推動半導(dǎo)體設(shè)計與集成創(chuàng)新 包括N3P N3C A14技術(shù)

    西門子和在現(xiàn)有 N3P 設(shè)計解決方案的基礎(chǔ)上,進一步推進針對臺
    發(fā)表于 05-07 11:37 ?1029次閱讀

    最大先進封裝廠AP8進機

    。改造完成后AP8 廠將是目前最大的先進封裝廠,面積約是此前 AP5 廠的四倍,無塵室面積達 10 萬平方米。
    的頭像 發(fā)表于 04-07 17:48 ?1933次閱讀

    英特爾18A與N2工藝各有千秋

    TechInsights與SemiWiki近日聯(lián)合發(fā)布了對英特爾Intel 18A(1.8nm級別)和N2(2nm級別)工藝的深度分析
    的頭像 發(fā)表于 02-17 13:52 ?889次閱讀

    蘋果M5芯片量產(chǎn),采用N3P制程工藝

    工藝——N3P。與前代工藝相比,N3P在性能上實現(xiàn)了約5%的提升,同時在功耗方面降低了
    的頭像 發(fā)表于 02-06 14:17 ?1153次閱讀

    消息稱3nm、5nm和CoWoS工藝漲價,即日起效!

    )計劃從2025年1月起對3nm、5nm先進制程和CoWoS封裝工藝進行價格調(diào)整。 先進制程2025年喊漲,最高漲幅20% 其中,對3nm、5nm等先進制程技術(shù)訂單漲價,漲幅在3%到8
    的頭像 發(fā)表于 01-03 10:35 ?923次閱讀

    2025年起調(diào)整工藝定價策略

    nm的制程工藝提價,漲幅預(yù)計在5%至10%之間。而針對當(dāng)前市場供不應(yīng)求的CoWoS封裝工藝,
    的頭像 發(fā)表于 12-31 14:40 ?1211次閱讀

    2nm工藝將量產(chǎn),蘋果iPhone成首批受益者

    。然而,最新的供應(yīng)鏈消息卻透露了一個不同的方向。據(jù)悉,A19系列芯片將采用的第三代3nm工藝(N3P)進行制造,并將由即將發(fā)布的iPh
    的頭像 發(fā)表于 12-26 11:22 ?961次閱讀

    2納米制程技術(shù)細節(jié)公布:性能功耗雙提升

    在近日于舊金山舉行的IEEE國際電子器件會議(IEDM)上,全球領(lǐng)先的晶圓代工企業(yè)揭曉了其備受期待的2納米(N2)制程技術(shù)的詳細規(guī)格。
    的頭像 發(fā)表于 12-19 10:28 ?1079次閱讀

    分享 2nm 工藝深入細節(jié):功耗降低 35% 或性能提升15%!

    來源:IEEE 在本月早些時候于IEEE國際電子器件會議(IEDM)上公布了其N2(2nm級)制程的更多細節(jié)。該新一代工藝節(jié)點承諾實現(xiàn)
    的頭像 發(fā)表于 12-16 09:57 ?1693次閱讀
    <b class='flag-5'>臺</b><b class='flag-5'>積</b><b class='flag-5'>電</b>分享 2nm <b class='flag-5'>工藝</b>深入細節(jié):功耗降低 35% 或<b class='flag-5'>性能</b>提升15%!

    羅姆、就車載氮化鎵 GaN 功率器件達成戰(zhàn)略合作伙伴關(guān)系

    的 650V 氮化鎵 HEMT工藝推出了 EcoGaN 系列新產(chǎn)品。 ? 羅姆、就車載氮化鎵 GaN 功率器件達成戰(zhàn)略合作伙伴關(guān)系 ?
    的頭像 發(fā)表于 12-12 18:43 ?1455次閱讀
    羅姆、<b class='flag-5'>臺</b><b class='flag-5'>積</b><b class='flag-5'>電</b>就車載氮化鎵 GaN 功率器件達成戰(zhàn)略合作伙伴關(guān)系

    推出“超大版”CoWoS封裝,達9個掩模尺寸

    圓上芯片)封裝技術(shù),該技術(shù)將提供高達9個掩模尺寸的中介層尺寸和12個HBM4內(nèi)存堆棧。新的封裝方法將解決性能要求最高的應(yīng)用,并讓AI(人工智能)和HPC(高性能計算)芯片設(shè)計人員能夠構(gòu)
    的頭像 發(fā)表于 12-03 09:27 ?802次閱讀

    產(chǎn)能爆棚:3nm與5nm工藝供不應(yīng)求

    近期成為了高性能芯片代工領(lǐng)域的明星企業(yè),其產(chǎn)能被各大科技巨頭瘋搶。據(jù)最新消息,
    的頭像 發(fā)表于 11-14 14:20 ?1234次閱讀

    安森美推出基于BCD工藝技術(shù)的Treo平臺

    近日,安森美(onsemi,納斯達克股票代號:ON)宣布推出Treo平臺,這是一個采用先進的65nm節(jié)點的BCD(Bipolar–CMOS-DMOS)工藝技術(shù)構(gòu)建的模擬和混合信號平臺。該平臺為安森美
    的頭像 發(fā)表于 11-12 11:03 ?1215次閱讀