一、摩爾定律是一種基于統(tǒng)計的推測

過往集成電路的發(fā)展是摩爾定律有效印證。摩爾定律在1965年被第一次提及，其基論點為在維持最低成本的前提下，以18-24個月為一個跨度，集成電路的集成度和性能將提升一倍。我們所熟知的10nm、7nm芯片其命名方式是根據(jù)工藝節(jié)點而定的。特征尺寸（critical dimension， CD）是衡量工藝水平的技術(shù)指標(biāo)，根據(jù)國際半導(dǎo)體技術(shù)路線圖（ITRS）的規(guī)定，工藝節(jié)點通常以晶體管的半節(jié)距（half-pitch）或柵極長度（gate length）等特征尺寸來表示。按照摩爾定律的發(fā)展規(guī)律，集成電路芯片的集成度每18-24個月翻一倍，即工藝節(jié)點以1/√2的系數(shù)逐步縮減，工藝節(jié)點越小，制造工藝越先進。從過去數(shù)十年的數(shù)據(jù)來看，集成電路的制造成本、芯片功耗和芯片性能這三大指標(biāo)都沿著摩爾定律一直向前發(fā)展，因而其有效性一直得以延續(xù)。

摩爾定律形成于統(tǒng)計結(jié)果，是技術(shù)發(fā)展的一種合理推測。與其他科學(xué)定律不同，摩爾定律更應(yīng)當(dāng)被理解為經(jīng)濟學(xué)規(guī)律，是由集成電路產(chǎn)業(yè)和技術(shù)發(fā)展所得出來的結(jié)論。在定律被提出后的一段時間里，集成電路的發(fā)展動力較為強勁，約每18個月工藝就進行一次迭代。隨著工藝節(jié)點不斷縮小，工藝的迭代速度已經(jīng)有所放緩。2015年發(fā)布的國際半導(dǎo)體技術(shù)線路圖（ITRS）顯示，隨著集成電路尺寸不斷減小，技術(shù)瓶頸在制約工藝的發(fā)展，從2015年以來產(chǎn)品換代速度已下降到24個月，這個速度預(yù)計將保持到2030年。

表1 ITRS2.0報告部分技術(shù)路線圖

資料來源：ITRS

二、三大因素制約摩爾定律發(fā)展

物理效應(yīng)、功耗和經(jīng)濟效益成集成電路工藝發(fā)展瓶頸。集成電路性能、功耗及制造成本是評判摩爾定律是否有效的重要的標(biāo)準(zhǔn)。目前主流芯片廠商的產(chǎn)品已經(jīng)進入到10nm以內(nèi)，遵循以往的技術(shù)路徑，即按比例不斷縮小器件尺寸已無法實現(xiàn)摩爾定律。

從物理角度來看，集成電路尺寸已進入到介觀尺寸范圍內(nèi)，各種物理效應(yīng)都會成為集成電路發(fā)展的阻力，如雜質(zhì)漲落、量子隧穿等。介觀物理和基于量子化的處理方法是應(yīng)對這些物理效應(yīng)的有效手段，但目前這些前沿技術(shù)還無法應(yīng)用到量產(chǎn)中。

時鐘頻率是評估芯片性能的重要指標(biāo)，頻率越高，芯片性能越強，但時鐘頻率提高意味著功耗隨之上升。目前每一工藝節(jié)點的演進會使芯片時間頻率有20%的提升，而功耗也以一定的幅度在增加。若保持功耗不變，即使將工藝節(jié)點不斷縮小，時鐘頻率也得不到提升，甚至在某一節(jié)點開始下降。散熱問題是功耗上升后所要面臨的一大難題，直接關(guān)系到芯片的可靠性和壽命，在工藝節(jié)點不斷縮小的情況下，探索功耗和性能的平衡點，保證芯片在合理的工作溫度運行，考驗著各大廠商。功耗成為另外一個制約集成電路發(fā)展的因素。

所有工藝和技術(shù)的最終落腳點都是利潤。從成本的角度來看，20nm成為加工成本的一個分水嶺。在20nm以前的技術(shù)節(jié)點，加工成本都有一定的下降。但從20nm開始，加工成本下降的趨勢被打破，開始顯著上升。成本的增加擠壓廠商的利潤，在一定程度上限制研發(fā)的投入，研發(fā)速度將有所放緩。

物理效應(yīng)、功耗和經(jīng)濟效益是現(xiàn)階段制約摩爾定律演進的關(guān)鍵因素，當(dāng)前需要重新探索集成電路的發(fā)展規(guī)律和路徑。

三、另辟蹊徑再續(xù)摩爾定律

新理論和新技術(shù)推動產(chǎn)業(yè)步入后摩爾時代。目前業(yè)界認為集成電路產(chǎn)業(yè)發(fā)展已經(jīng)進入到后摩爾時代。身處后摩爾時代，廠商必須突破原有的研發(fā)路徑，利用新理論和新技術(shù)來培育新的增長動力，性能與功耗的比值將成為評判技術(shù)和產(chǎn)品的重要指標(biāo)。業(yè)界已提出后摩爾時代產(chǎn)業(yè)發(fā)展的四種路徑，即延續(xù)摩爾（More Moore）、擴展摩爾（More than Moore）、超越摩爾（Beyond Moore）和豐富摩爾（Much Moore）

（一）延續(xù)摩爾（More Moore）

結(jié)構(gòu)優(yōu)化和工藝微縮，共同助力延續(xù)摩爾。延續(xù)摩爾基本思路是從經(jīng)典CMOS轉(zhuǎn)向非經(jīng)典CMOS，半節(jié)距按比例減小，采用非經(jīng)典器件結(jié)構(gòu)等，從結(jié)構(gòu)的設(shè)計及布局來實現(xiàn)產(chǎn)品的微縮，其本質(zhì)是通過采用新的器件的結(jié)構(gòu)和布局來實現(xiàn)芯片的設(shè)計和加工。系統(tǒng)芯片（SoC）是高度集成的芯片產(chǎn)品，是延續(xù)摩爾的一個重要應(yīng)用。這類芯片是從設(shè)計的角度出發(fā)，是將系統(tǒng)各組件高度集成到一塊芯片上。組件的尺寸決定著相同面積上的芯片可以集成器件數(shù)量，工藝微縮表現(xiàn)為隨著工藝能力的提高，器件尺寸越小。因而，工藝微縮對于系統(tǒng)芯片影響較為顯著。設(shè)計端在使用更合理的結(jié)構(gòu)的同時，更小尺寸的器件將會加大其可操作的空間。系統(tǒng)芯片與其他類型芯片相比，其集成度更高，速度更快。這優(yōu)勢源于其從設(shè)計出發(fā)，實現(xiàn)從需求到產(chǎn)品的過程，因而更具有針對性。系統(tǒng)芯片是延續(xù)摩爾這一發(fā)展方向上較為突出的亮點，也是摩爾定律得以延續(xù)的一大佐證。

外企引領(lǐng)高水平，國產(chǎn)產(chǎn)品有望追趕。目前市場上利用延續(xù)摩爾思路發(fā)展的產(chǎn)品有CPU、內(nèi)存、邏輯器件等，這些產(chǎn)品占整個市場份額的50%。從各大廠商所公布的數(shù)據(jù)來看，臺積電和三星兩家公司已具備7nm芯片量產(chǎn)的能力，這兩家公司在2018年晶圓代工全球市場份額分別為54.39%和14.40%。而國內(nèi)龍頭中芯國際在今年早前宣布實現(xiàn)14nm工藝量產(chǎn)。目前國內(nèi)工藝技術(shù)還有待提高，同時國外龍頭面臨產(chǎn)業(yè)瓶頸導(dǎo)致研發(fā)周期加長，也給國內(nèi)廠商提供了追趕國際先進水平的窗口期。

（二）擴展摩爾（More than Moore）

技術(shù)優(yōu)勢和市場決定擴展摩爾價值。與延續(xù)摩爾所采用的方式不同，擴展摩爾的本質(zhì)是將不同功能的芯片和元件組裝拼接在一起封裝。其創(chuàng)新點在于封裝技術(shù)，在滿足需求的情況下，可快速和有效的實現(xiàn)芯片功能，具有設(shè)計難度低、制造便捷和成本低等優(yōu)勢。這一發(fā)展方向使得芯片發(fā)展從一味追求功耗下降及性能轉(zhuǎn)向更加務(wù)實的滿足市場需求。這方面的產(chǎn)品包括了模擬/RF器件、無源器件、電源管理器件等，占集成電路市場約50%份額。

系統(tǒng)級封裝（SiP）優(yōu)勢凸顯。系統(tǒng)級封裝在擴展摩爾的思路上技術(shù)較為成熟且具備量產(chǎn)條件。系統(tǒng)級封裝可以將一個系統(tǒng)或子系統(tǒng)集成在一個封裝內(nèi)，應(yīng)用此技術(shù)可突破PCB自身不足帶來系統(tǒng)性能的瓶頸，能最大限度實現(xiàn)各子芯片之間互聯(lián)互通，充分發(fā)揮各芯片和器件的作用。引線鍵合封裝工藝和倒裝焊工藝是實現(xiàn)封裝兩種可互相替代的關(guān)鍵性工藝，現(xiàn)被各大廠商廣泛應(yīng)用，其對于系統(tǒng)級封裝起到至關(guān)重要的作用。

3D封裝成系統(tǒng)級封裝亮點。3D封裝技術(shù)是把不同功能的芯片或結(jié)構(gòu)，通過堆疊技術(shù)或過孔互連等微機械加工技術(shù)，使其在Z軸方向上形成立體集成和信號連通的技術(shù)。從系統(tǒng)級封裝的傳統(tǒng)意義上來講，因為在Z軸上有了功能和信號的延伸，所以凡是有芯片堆疊的都可以稱之為3D。3D封裝運用到的技術(shù)有封裝堆疊（PoP）、芯片堆疊（SDP）、硅通孔技術(shù)（TSV）及硅基板技術(shù)。其中硅通孔技術(shù)是3D封裝技術(shù)的關(guān)鍵，也是當(dāng)前技術(shù)先進性最高的封裝互連技術(shù)之一。3D封裝具有四大優(yōu)勢：可縮短尺寸、減輕重量達40-50倍；在能耗不增加的情況下，運轉(zhuǎn)的速度更快；寄生性電容和電感得以降低；更有效的利用硅片的有效區(qū)域，與2D相比3D效率超過100%。3D封裝雖然優(yōu)點突出，但其有一個弱點是各大廠商都需要攻克的難題，即功率密度隨電路密度提升而提升，解決散熱問題是3D封裝技術(shù)的關(guān)鍵。

技術(shù)決定市場份額，臺積電、英特爾將獨占鰲頭。SoIC是臺積電推出的一種創(chuàng)新的多芯片堆疊技術(shù)，是一種晶圓對晶圓的鍵合技術(shù)，本質(zhì)是一種3DIC制程技術(shù)。SoIC是基于臺積電的CoWoS（Chip 》）與多晶圓堆疊（WoW）封裝技術(shù)開發(fā)的新一代創(chuàng)新封裝技術(shù)。SoIC解決方案將不同尺寸、制程技術(shù)及材料的裸晶堆疊在一起。相較于傳統(tǒng)使用微凸塊的三維積體電路解決方案，臺積電的SoIC的凸塊密度與速度高出數(shù)倍，同時大幅減少功耗。英特爾則推出Foveros有源內(nèi)插器技術(shù)，其3D封裝將內(nèi)插器作為設(shè)計的一部分，這種設(shè)計是超越自身EMIB設(shè)計的一步，適用于小型實現(xiàn)或具有極高內(nèi)存帶寬要求的實現(xiàn)。內(nèi)插器包含將電源和數(shù)據(jù)傳送到頂部芯片所需的通硅孔和走線，但它也承載平臺的PCH或IO。實際上，它是一個完全工作的PCH，但是有通孔，允許芯片連接在頂部。通過為每種情況下的工作選擇最佳晶體管，在正確的封裝下組合在一起，從而獲得最佳的優(yōu)化效果。

（三）超越摩爾（Beyond Moore）

自組裝器件是超越摩爾領(lǐng)域取得突破的關(guān)鍵。在集成電路目前的架構(gòu)中，信息的傳遞和處理都是以電子作為基本單元。從信息傳遞的角度來看，單個電子是不能傳遞信息的，多電子組合才能攜帶信息。與此同時，信號在傳遞過程中還會存在能量消耗并產(chǎn)生熱量。若尋找到其他基本單元自身可以攜帶信息或者信息傳遞過程中不會消耗能量，將會降低功耗并提升性能，打破現(xiàn)在所面臨的發(fā)展瓶頸問題，這類研究則屬于超越摩爾。目前越越摩爾方向主要處在研究階段，量子器件、自旋器件、磁通量器件、碳納米管或納米線器件等能夠?qū)崿F(xiàn)自組裝的器件是超越摩爾方向研究的熱點。

（四）豐富摩爾（Much Moore）

在微納電子學(xué)、物理學(xué)、數(shù)學(xué)、化學(xué)、生物學(xué)、計算機技術(shù)等領(lǐng)域高度交叉和融合的背景下，集成電路理論和技術(shù)加速創(chuàng)新突破。在這些理論和技術(shù)的指導(dǎo)下，對集成電路的理解可能進入到另外一個維度，在制作工藝和產(chǎn)品上實現(xiàn)質(zhì)的飛躍。這一方面的發(fā)展需要相關(guān)學(xué)科理論的突破才能傳導(dǎo)到集成電路行業(yè)，因而現(xiàn)階段在豐富摩爾發(fā)展方向上還未能取得有效的進展。

四、總結(jié)

摩爾定律是基于集成電路產(chǎn)業(yè)發(fā)展現(xiàn)實所得出來的合理推測。隨著器件尺寸不斷減小，技術(shù)瓶頸開展顯著制約工藝發(fā)展，當(dāng)前產(chǎn)品迭代速度已下降，因此，需要重新探討集成電路產(chǎn)業(yè)和技術(shù)的發(fā)展方向。目前，業(yè)界已開始沿著延續(xù)摩爾（More Moore）、擴展摩爾（More than Moore）、超越摩爾（Beyond Moore）和豐富摩爾（Much Moore）四個思路開始探索。

從技術(shù)的角度看，超越摩爾和豐富摩爾這兩大方向突破尚需時日，從研究突破到實現(xiàn)量產(chǎn)，還有很長的路要走，并且，這兩大方向目前尚未出現(xiàn)確定趨勢。然而，以小尺寸SoC為代表的延續(xù)摩爾和以SIP技術(shù)為代表的擴展摩爾，在技術(shù)研發(fā)和量產(chǎn)工藝方面則更接近商用量產(chǎn)，將會是未來一段時間集成電路產(chǎn)業(yè)的發(fā)展趨勢。

責(zé)任編輯:zl