亚洲精品久久久久久久久久久,亚洲国产精品一区二区制服,亚洲精品午夜精品,国产成人精品综合在线观看,最近2019中文字幕一页二页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DFX——并行工程2

DFX設(shè)計聯(lián)盟 ? 2019-11-11 11:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

到底什么是傳統(tǒng)的串行工程,什么又是并行工程呢?

這就類似電路中的串聯(lián)與并聯(lián),若用電器逐個依次首尾相連,屬于串聯(lián),若首首并連,屬于并聯(lián)。舉個簡單的例子,Layout工程師在設(shè)計一款產(chǎn)品時時,所有工作由一個人完成,先布局電源部分,再布局功能部分,最后布局功能小板,這就是串行工程;而同一款產(chǎn)品設(shè)計,由3個不同的工程師分別布局電源,功能,功能小板,最后整合,這就是并行工程。

串行與并行開發(fā)流程,以PCB設(shè)計為例,如下圖:

untitled.png


傳統(tǒng)的串行開發(fā)模式有一個糟糕的開局,也就必然會有后續(xù)不斷的設(shè)計更改、設(shè)計優(yōu)化等。在很多批量生產(chǎn)的設(shè)計實踐中,一開始參與的人數(shù)非常少,沒有考慮制造、測試、裝配、成本、質(zhì)量等因素,在臨近發(fā)布日期的時候人數(shù)增長到了峰值,很多人參與到了解決問題的過程中。然而,這些問題本應(yīng)該在一開始就要被清理干凈。

如果一個項目沒有早期被納入DFX,那么在后期想要使產(chǎn)品具有可制造性、可裝配性,可測試性,可維護性,成本優(yōu)化,可維護性等等,那將變得異常困難,即產(chǎn)品開發(fā)的墨菲定律。在緊張的時間壓力下,面對著通過更改訂單實施DFX的艱巨難題,團隊只會進行簡單的修改,導(dǎo)致產(chǎn)品的可制造性、產(chǎn)品質(zhì)量等更為不可靠。

簡單歸納:

- 并行工程要求:產(chǎn)品在一開始就考慮產(chǎn)品整個生命周期中從概念形成到產(chǎn)品生命周期結(jié)束的所有因素,包括制造、裝配、測試、質(zhì)量、成本、進度計劃和用戶要求等

- 目標(biāo):并行工程的目標(biāo)為提高質(zhì)量、降低成本、縮短產(chǎn)品開發(fā)周期和產(chǎn)品上市時間。

- 具體做法:在產(chǎn)品開發(fā)階段,組織多種職能協(xié)同工作的項目組,并使用并行工具,使有關(guān)人員從一開始就獲得對新產(chǎn)品需求的要求和信息,積極研究涉及本部門的工作業(yè)務(wù),并將所需要求提供給設(shè)計人員,使許多問題在開發(fā)早期就得到解決,從而保證了設(shè)計的質(zhì)量,避免了大量的返工浪費.

然而,決定并行工程成敗的關(guān)鍵因素是資源的可獲得性,充足的資源能夠讓多功能型團隊的各領(lǐng)域?qū)<以谠缙诩Y(jié)并開始工作。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    TensorRT-LLM的大規(guī)模專家并行架構(gòu)設(shè)計

    之前文章已介紹引入大規(guī)模 EP 的初衷,本篇將繼續(xù)深入介紹 TensorRT-LLM 的大規(guī)模專家并行架構(gòu)設(shè)計與創(chuàng)新實現(xiàn)。
    的頭像 發(fā)表于 09-23 14:42 ?493次閱讀
    TensorRT-LLM的大規(guī)模專家<b class='flag-5'>并行</b>架構(gòu)設(shè)計

    定時器同步之并行模式

    AT32F4xx定時器同步之并行模式 支持型號: AT32F 系列 主要使用外設(shè): TIMER 獲取示例 1 快速使用方法 1.1 硬件資源 AT-START-F403A V1.0 實驗
    發(fā)表于 09-22 09:56

    串行通信和并行通信的區(qū)別是什么

    串行通信和并行通信是數(shù)據(jù)傳輸?shù)膬煞N基本方式,它們在數(shù)據(jù)傳輸方式、線路設(shè)計、傳輸效率、應(yīng)用場景等方面存在顯著差異。以下是兩者的詳細(xì)對比: 一、數(shù)據(jù)傳輸方式 串行通信 : 逐位傳輸 :數(shù)據(jù)按位順序
    的頭像 發(fā)表于 07-22 10:55 ?1425次閱讀

    多節(jié)點并行處理架構(gòu)

    多節(jié)點并行處理架構(gòu)(如MPP架構(gòu))通過分布式計算和存儲實現(xiàn)高性能數(shù)據(jù)處理,其核心設(shè)計及典型應(yīng)用如下: 一、核心架構(gòu)特征 非共享架構(gòu)(Share Nothing)? 每個節(jié)點擁有獨立的計算資源(CPU
    的頭像 發(fā)表于 06-12 08:18 ?427次閱讀
    多節(jié)點<b class='flag-5'>并行</b>處理架構(gòu)

    300 kHz 至 2.0 GHz 5 位數(shù)字衰減器,帶串轉(zhuǎn)并行驅(qū)動器 skyworksinc

    圖、接線圖、封裝手冊、中文資料、英文資料,300 kHz 至 2.0 GHz 5 位數(shù)字衰減器,帶串轉(zhuǎn)并行驅(qū)動器真值表,300 kHz 至 2.0 GHz 5 位數(shù)字衰減器,帶串轉(zhuǎn)并行驅(qū)動器管腳等資料,希望可以幫助到廣大的電子工程
    發(fā)表于 05-26 18:30
    300 kHz 至 2.0 GHz 5 位數(shù)字衰減器,帶串轉(zhuǎn)<b class='flag-5'>并行</b>驅(qū)動器 skyworksinc

    0.01 – 4.0 GHz 7 位數(shù)字衰減器,帶串行和并行驅(qū)動器 skyworksinc

    、接線圖、封裝手冊、中文資料、英文資料,0.01 – 4.0 GHz 7 位數(shù)字衰減器,帶串行和并行驅(qū)動器真值表,0.01 – 4.0 GHz 7 位數(shù)字衰減器,帶串行和并行驅(qū)動器管腳等資料,希望可以幫助到廣大的電子工程師們。
    發(fā)表于 05-26 18:30
    0.01 – 4.0 GHz 7 位數(shù)字衰減器,帶串行和<b class='flag-5'>并行</b>驅(qū)動器 skyworksinc

    并行CRC實現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《并行CRC實現(xiàn).pdf》資料免費下載
    發(fā)表于 05-20 17:26 ?0次下載

    讀懂極易并行計算:定義、挑戰(zhàn)與解決方案

    GPU經(jīng)常與人工智能同時提及,其中一個重要原因在于AI與3D圖形處理本質(zhì)上屬于同一類問題——它們都適用極易并行計算。什么是極易并行計算?極易并行計算指的是符合以下特征的計算任務(wù):任務(wù)獨立性:子任務(wù)
    的頭像 發(fā)表于 04-17 09:11 ?607次閱讀
    讀懂極易<b class='flag-5'>并行</b>計算:定義、挑戰(zhàn)與解決方案

    用FPGA并行通信讀取位置角度AD2S1210的最快角度更新速率是多少,是1/t16 HZ嗎?

    ADI工程師你好,請問用FPGA并行通信讀取位置角度 AD2S1210的最快角度更新速率是多少,是1/t16 HZ嗎
    發(fā)表于 04-16 06:38

    如何使用S32DS在MPC5775B中并行運行兩個內(nèi)核(core0 和 core2)?

    誰能幫我了解如何使用 S32DS 在 MPC5775B 中并行運行兩個內(nèi)核(core0 和 core2)?
    發(fā)表于 03-31 06:27

    如何使用FPGA驅(qū)動并行ADC和DAC芯片,使用不同編碼方式的ADC與DAC時的注意事項

    ADC和DAC是FPGA與外部信號的接口,從數(shù)據(jù)接口類型的角度劃分,有低速的串行接口和高速的并行接口。FPGA經(jīng)常用來采集中高頻信號,因此使用并行ADC和DAC居多。本文將介紹如何使用FPGA驅(qū)動并行ADC和
    的頭像 發(fā)表于 03-14 13:54 ?1684次閱讀
    如何使用FPGA驅(qū)動<b class='flag-5'>并行</b>ADC和DAC芯片,使用不同編碼方式的ADC與DAC時的注意事項

    推薦資料!硬件系統(tǒng)工程師寶典,工程師必備寶典

    硬件系統(tǒng)工程師寶典從實際電路設(shè)計入手,對硬件系統(tǒng)開發(fā)流程中的需求分析、概要設(shè)計、硬件開發(fā)平臺搭建、原理圖的詳細(xì)設(shè)計、PCB的詳細(xì)設(shè)計進行綜合論述;對電路設(shè)計中的信號完整性(SI)、電源完整性(PI
    發(fā)表于 03-05 11:15

    解析DeepSeek MoE并行計算優(yōu)化策略

    本期Kiwi Talks將從集群Scale Up互聯(lián)的需求出發(fā),解析DeepSeek在張量并行及MoE專家并行方面采用的優(yōu)化策略。DeepSeek大模型的工程優(yōu)化以及國產(chǎn)AI 產(chǎn)業(yè)鏈的開源與快速部署預(yù)示著國產(chǎn)AI網(wǎng)絡(luò)自主自控將大
    的頭像 發(fā)表于 02-07 09:20 ?2565次閱讀
    解析DeepSeek MoE<b class='flag-5'>并行</b>計算優(yōu)化策略

    xgboost的并行計算原理

    在大數(shù)據(jù)時代,機器學(xué)習(xí)算法需要處理的數(shù)據(jù)量日益增長。為了提高數(shù)據(jù)處理的效率,許多算法都開始支持并行計算。XGBoost作為一種高效的梯度提升樹算法,其并行計算能力是其受歡迎的原因
    的頭像 發(fā)表于 01-19 11:17 ?1484次閱讀

    請問如何接收并處理ads8411的2Msps@16bit并行數(shù)據(jù)?

    請問如何接收并處理ads8411的2Msps@16bit并行數(shù)據(jù)? 我之前沒有接觸過mcu,對fpga比較熟悉;設(shè)想直接將ADC的并行數(shù)據(jù)輸出接到mcu的IO口, 1. mcu的并口能接收這個速率
    發(fā)表于 11-22 06:26