電子發(fā)燒友App
可以避免噪聲脈沖輸出的最大數(shù)譯碼器
可以避免噪聲脈沖輸出的最大數(shù)譯碼器
相關(guān)推薦
基于IP核的Viterbi譯碼器實(shí)現(xiàn)
【摘要】：Viterbi譯碼器在通信系統(tǒng)中應(yīng)用非常普遍,針對(duì)采用DSP只能進(jìn)行相對(duì)較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實(shí)現(xiàn)高速率Viterbi譯碼。本文首先簡(jiǎn)單描述了
2010-04-26 16:08:39
譯碼器的邏輯功能和使用方法
譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。
2023-10-11 12:51:19
417
417
二進(jìn)制譯碼器和二-十進(jìn)制譯碼器介紹
輸入：二進(jìn)制代碼，有n個(gè)；
輸出：2^n 個(gè)特定信息。
1.譯碼器電路結(jié)構(gòu)
以2線— 4線譯碼器為例說明
2線— 4線譯碼器的真值表為:
2023-04-30 16:29:00684
684
組合邏輯電路中的譯碼器介紹
譯碼器定義
邏輯功能：將每個(gè)輸入的二進(jìn)制代碼對(duì)應(yīng)輸出為高、低電平信號(hào)。
譯碼是編碼的反操作。
2023-04-30 16:19:00633
633
常見譯碼器工作原理介紹
譯碼器的邏輯功能是將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出的高、低電平信號(hào)。常用的譯碼器電路有二進(jìn)制譯碼器、二--進(jìn)制譯碼器和顯示譯 碼器。譯碼為編碼的逆過程。它將編碼時(shí)賦予代碼的含義“翻譯”過來。實(shí)現(xiàn)
2023-04-26 15:39:402201
2201
FPGA之三八譯碼器
一聽到三八譯碼器這個(gè)東西可能會(huì)感覺有點(diǎn)熟悉，其實(shí)在STC89C51系列單片機(jī)中，里面就有一個(gè)三八譯碼器，就是一開始的流水燈程序，LED0-7這八個(gè)LED！但是怎么在FPGA中實(shí)現(xiàn)三八譯碼器呢？其實(shí)很簡(jiǎn)單。
2023-04-26 15:38:211061
1061
集成譯碼器的邏輯功能和使用方法
譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號(hào)等。不同的功能可選用不同種類的譯碼器。
2023-04-26 14:34:591023
1023
#硬聲創(chuàng)作季 數(shù)字電子技術(shù)基礎(chǔ)：譯碼器--例題1--設(shè)計(jì)譯碼器--解法一--（3）輸出表達(dá)式
輸出譯碼器
Mr_haohao發(fā)布于 2022-11-06 23:07:28
單片機(jī) 什么是編碼器？什么是譯碼器？
譯碼器1. 譯碼器定義譯碼器是一種用以檢測(cè)輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數(shù)字電路。——《數(shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進(jìn)制碼
2021-11-24 12:21:02
9
938譯碼器真值表以及功能與原理
不同的數(shù)字，因此一共會(huì)有 8 中狀態(tài)，所以稱為38譯碼器。38譯碼器有 54/74S138和 54/74LS138 這兩種線路結(jié)構(gòu)型式。 38譯碼器主要是用三位二進(jìn)制數(shù)來控制輸出低電平。有3個(gè)選通端，選通端只有在100時(shí)138的時(shí)候才工作，并且每一個(gè)二進(jìn)制數(shù)都對(duì)應(yīng)了一個(gè)低電
2021-07-08 15:55:5497073
97073
如何使用FPGA實(shí)現(xiàn)跳頻系統(tǒng)中的Turbo碼譯碼器
給出了跳頻系統(tǒng)中 Turbo碼譯碼器的FPGA（ field programmable gate array）實(shí)現(xiàn)方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設(shè)計(jì)方法，可以對(duì)不同幀長(zhǎng)
2021-04-01 11:21:465
5動(dòng)態(tài)數(shù)碼管動(dòng)態(tài)顯示數(shù)字不帶譯碼器和帶譯碼器的程序免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是動(dòng)態(tài)數(shù)碼管動(dòng)態(tài)顯示數(shù)字不帶譯碼器和帶譯碼器的程序免費(fèi)下載。
2019-05-10 17:59:4424
24通過采用FPGA器件設(shè)計(jì)一個(gè)Viterbi譯碼器
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí)，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡(jiǎn)單。隨著
2019-04-24 08:29:002438
2438
譯碼器的分類和應(yīng)用
本文主要介紹了譯碼器的分類和應(yīng)用。譯碼器指的是具有譯碼功能的邏輯電路，譯碼是編碼的逆過程，它能將二進(jìn)制代碼翻譯成代表某一特定含義的信號(hào)（即電路的某種狀態(tài)），以表示其原來的含義。譯碼器可以分為：變量
2018-04-04 11:51:1235527
35527
譯碼器的邏輯功能_譯碼器的作用及工作原理
本文首先介紹了譯碼器的定義與譯碼器的分類，其次介紹了譯碼器的作用和譯碼器的工作原理，最后介紹了譯碼器的邏輯功能。
2018-02-08 14:04:06104354
104354
74ls138譯碼器的級(jí)聯(lián)電路分析
74LS138是帶有擴(kuò)展功能的集成3線—8線譯碼器，它有3個(gè)使能控制端，3個(gè)代碼輸入端，8個(gè)信號(hào)輸出端．控制端用來控制譯碼器的工作狀態(tài)，如果僅為了控制譯碼器，一個(gè)使能端就夠了，該器件之所以設(shè)置三個(gè)使能端，除了控制譯碼器的工作外，還可以更靈活、更有效地?cái)U(kuò)大譯碼器的使用范圍．
2017-12-04 16:08:1076265
76265
譯碼器如何實(shí)現(xiàn)擴(kuò)展
通過正確配置譯碼器的使能輸入端，可以將譯碼器的位數(shù)進(jìn)行擴(kuò)展。例如，實(shí)驗(yàn)室現(xiàn)在只有3線- 8線譯碼器（如74138），要求我{ ］實(shí)現(xiàn)一個(gè)4線-16線的譯碼器。該如何設(shè)計(jì)呢？圖1是其中的一種解決方案
2017-11-23 08:44:5331418
31418
基于FPGA的全新DSC并行譯碼器設(shè)計(jì)及理論
量化位數(shù)。然后基于該算法和這3個(gè)參數(shù)設(shè)計(jì)了一種全新的、高速部分并行的DSC譯碼器。該譯碼器最大限度地實(shí)現(xiàn)了譯碼效率、譯碼復(fù)雜度、FPGA資源利用率之間的平衡，并在Xilinx XC7VX485T芯片上實(shí)現(xiàn)了該譯碼器，其吞吐率可達(dá)197 Mb/s。
2017-11-16 12:59:012534
2534
基于RS譯碼器設(shè)計(jì)和仿真
（;A平臺(tái)，利用Xilinx lSE軟件和Verilog硬件描述語言，對(duì)譯碼器中各個(gè)子模塊進(jìn)行了設(shè)計(jì)和仿真。整個(gè)譯碼器設(shè)計(jì)過程采用流水線處理方式。時(shí)序仿真結(jié)果表明在保證錯(cuò)誤符號(hào)不大于8個(gè)的情況下，經(jīng)過295個(gè)固有延遲之后，每個(gè)時(shí)鐘周期均可連續(xù)輸出經(jīng)校正的碼字，該RS譯碼器的糾錯(cuò)能
2017-11-07 15:27:0615
1574hc154譯碼器
74HC154 譯碼器可接受4 位高有效二進(jìn)制地址輸入，并提供16 個(gè)互斥的低有效輸出。74HC154 的兩個(gè)輸入使能門電路可用于譯碼器選通，以消除輸出端上的通常譯碼“假信號(hào)“，也可用于譯碼器擴(kuò)展
2017-11-02 12:03:026116
6116單片機(jī)制作譯碼器實(shí)驗(yàn)程序+文檔
單片機(jī)制作譯碼器實(shí)驗(yàn)程序+文檔
單片機(jī)制作譯碼器實(shí)驗(yàn)程序+文檔
單片機(jī)制作譯碼器實(shí)驗(yàn)程序+文檔
2015-12-29 15:51:512
2動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】
動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】
2015-12-29 15:51:293
3基于FPGA的RS碼譯碼器的設(shè)計(jì)
介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)
2013-01-25 16:43:4668
6874譯碼器數(shù)據(jù)表
本軟件內(nèi)容為 電子工程師DIY：LED立方 中用到的74譯碼器的相關(guān)資料：74譯碼器數(shù)據(jù)表
2012-06-25 12:00:3199
99顯示譯碼器
數(shù)字顯示電路顯示出便于人們觀測(cè)、查看的十進(jìn)制數(shù)字。顯示譯碼器主要由譯碼器和驅(qū)動(dòng)器兩部分組成，通常這二者都集成在一塊芯片中。
2011-11-16 14:40:125235
5235顯示譯碼器作用/類型
譯碼器的功能是將一種數(shù)碼變換成另一種數(shù)碼。譯碼器的輸出狀態(tài)是其輸入變量各種組合的結(jié)果。譯碼器的輸出既可以用于驅(qū)動(dòng)或控制系統(tǒng)其他部分。
2011-11-16 14:32:386115
6115
數(shù)字電路中顯示譯碼器設(shè)計(jì)的分析
針對(duì)顯示譯碼器設(shè)計(jì)時(shí)，輸入、輸出變量難以確定的問題，提出了功能解析和變量關(guān)聯(lián)設(shè)計(jì)法。顯示譯碼器輸出經(jīng)驅(qū)動(dòng)器使顯示器工作，輸出變量的多少和狀態(tài)取決于顯示器的種類，輸
2011-07-12 11:13:529906
9906
譯碼器的工作原理及相關(guān)電路圖分析
譯碼器的工作原理及相關(guān)電路圖分析
一般我們指的譯碼器是從一種數(shù)據(jù)表示形式轉(zhuǎn)換為另一數(shù)據(jù)表示形式的器件。而指令的解析未必就是你說到的譯碼器可以解決
2010-03-08 16:40:1723437
23437
譯碼器的定義及功能
譯碼器的定義及功能
譯碼是編碼的逆過程，它的功能是將具有特定含義的二進(jìn)制碼進(jìn)行辨別，并轉(zhuǎn)換成控制信號(hào)，具有譯碼功能的邏輯電路稱為譯碼器
2009-04-07 10:23:4215826
15826
譯碼器/數(shù)據(jù)分配器
譯碼器/數(shù)據(jù)分配器
一、譯碼器的定義及功能
譯碼是編碼的逆過程，它的功能是將具有特定含義的二進(jìn)制碼進(jìn)行辨別，并轉(zhuǎn)換成控制
2009-04-07 10:22:5314836
14836
第十七講 譯碼器
第十七講 譯碼器
6.4.1 二進(jìn)制譯碼器一、二進(jìn)制譯碼器 二、譯碼器CT74LS1381．邏輯圖。2．真值表。3．邏輯功能：4．
2009-03-30 16:22:266841
6841
譯碼器和數(shù)據(jù)選擇器
實(shí)驗(yàn)四 譯碼器和數(shù)據(jù)選擇器一、 實(shí)驗(yàn)?zāi)康氖煜ぜ?b style="color: red">譯碼器、數(shù)據(jù)選擇器，了解其應(yīng)用二、 實(shí)驗(yàn)器材雙蹤示波器74LS139 2-4線譯碼器 &nb
2009-03-20 17:57:0837
37
譯碼器課件ppt
19.4 譯碼器譯碼器的分類 1. 譯碼器 —輸入為非十進(jìn)制編碼, 輸出為十進(jìn)制編碼;2. 編碼器 —輸入為十進(jìn)制編碼, 輸
2008-09-27 13:04:2379
79
74HC138譯碼器實(shí)驗(yàn)
74HC138譯碼器實(shí)驗(yàn)
一． 實(shí)驗(yàn)?zāi)康氖煜?b style="color: red">譯碼器的使用方法，靈活應(yīng)用74HC138
2008-09-22 11:14:0012719
12719
工商網(wǎng)監(jiān)
評(píng)論